AR# 45671

Aurora 64B/66B v6.2 - ISE Design Suite 13.4 でのリリース ノートおよび既知の問題

説明


このアンサーは ISE Design Suite 13.4 でリリースされている Aurora 64B/66B v6.2 コアのリリース ノートおよび既知の問題で、次の内容が記載されています。
  • 新機能
  • サポートされるデバイス
  • 修正点
  • 既知の問題

インストール手順、CORE Generator の一般的な既知の問題、およびデザイン ツールの要件は、『IP リリース ノート ガイド』を参照してください。 http://japan.xilinx.com/support/documentation/ip_documentation/xtp025.pdf

ソリューション


新機能

- ISE 13.4 ソフトウェアをサポート
  • Kintex-7 および Virtex-7 FPGA のインプリメンテーション サポートを追加
  • 使用可能な Virtex-7 デバイスに SLR ベースの REFCLK 制限
  • ユーザーへの DRP インターフェイス

サポートされるデバイス
  • Virtex-6 XC LXT/SXT/HXT
  • Virtex-6 XQ LXT/SXT
  • Virtex-6 -1L XC LXT/SXT
  • Virtex-7
  • Virtex-7 XT (7vx485t)
  • Virtex-7 -2L
  • Kintex-7
  • Kintex-7 -2L

修正された問題

1. Virtex-6QL デバイスのサポートなし
説明 : Virtex-6QL デバイスを選択するとコアはイネーブルになりません。
2. BUFDS/GT クロック コンポーネント ペアに配線不可能な配置
説明 : 配線不可能な BUFDS/GT ペアがあるため 7 シリーズ FPGA デザインにエラーが発生します。
3. RX 側にデータ フレームがない
説明 : レシーバー側にデータ フレームが 1 つありません。
4. 7 シリーズ FPGA デザインに BitGen エラー
説明 : 7 シリーズ FPGA デザインに BitGen エラーが発生します。

既知の問題

リリースの段階で v6.2 のコアには次の既知の問題があります。

1. Virtex-6 HXT/GTH では連続した区画を選択する必要がある
説明 : Virtex-6 HXT/GTH で、ライン レートが >9.8G の場合は連続した区画を選択する必要があります。
使用されている 2 つの区画の間に未使用の区画を選択することはできません。
2. Virtex-6 HXT/GTH ES/PS 属性設定
説明 : GTH トランシーバーの ES 設定は Aurora 64B66B v5.1 を参照してください。
GTH トランシーバーの PS 設定は Aurora 64B66B v6.1 を参照してください。
AR# 45671
日付 05/19/2012
ステータス アクティブ
種類 リリース ノート
IP