AR# 45672

Aurora 8B/10B v5.3 - ISE Design Suite 13.4 でのリリース ノートおよび既知の問題

説明


このアンサーは ISE Design Suite 13.4 でリリースされた Aurora 8B/10B v5.3 コアのリリース ノートおよび既知の問題で、次の内容が記載されています。
  • 一般情報
  • 新機能
  • 修正点
  • 既知の問題

インストール手順、CORE Generator の一般的な既知の問題、デザイン ツール要件は、『IP リリース ノート ガイド』を参照してください。
http://japan.xilinx.com/support/documentation/ip_documentation/xtp025.pdf.

ソリューション


新機能
  • ISE 13.4 ソフトウェアをサポート
  • Virtex-6 -1L XQ ファミリをサポート
  • Cadence 社の Incisive Enterprise Simulator (IES) をサポート
  • Synopsys 社の Synplify Pro をサポート
  • ISIM をサポート

サポートされるデバイス
  • Virtex-6 XC CXT/LXT/SXT/HXT
  • Virtex-6 XQ LXT/SXT
  • Virtex-6 -1L XC LXT/SXT
  • Virtex-6 -1L XQ LXT/SXT
  • Spartan-6 XC LXT
  • Spartan-6 XA LXT
  • Spartan-6 XQ LXT
  • Virtex-5 XC LXT/SXT/FXT/TXT
  • Virtex-5 XQ LXT/SXT/FXT

修正された問題
  • ライン レートが 1,5625G、Refclk が 156.25Mhz の場合、Spartan-6 に対しコアを生成できませんでした。
  • 検証エラーのため Symgen および Symdec モジュールを修正しました。
  • サンプル デザインの最上位で RESET 信号を逆にしました。
  • Virtex-6 PMA_RX_CFG の設定を非同期プロトコルとしてアップデートしました。
  • simplex のオプションを両方コアから削除しました。
  • Spartan-6 の場合 CLK25_DIVIDER_0/1 の値は常に 1 に設定されていました。
  • VHDL バージョンではソフト生成のインプリメンテーションが間違っていました。
  • 解析のエラーを修正
  • Aurora 8b/10b - Spartan-6 でほかのタイルの REFCLK を使用できるようになりました。
  • Aurora 8B/10B - GUI に RXEQMIX 設定を追加して Aurora ファイルの最上位に設定できるようになりました。
  • Aurora 8B/10B - Aurora の最上位で DRP が使用できるようにするオプションが追加されました。

既知の問題

このバージョンの既知の問題、問題の回避方法、およびソリューションの最新情報は、『IP リリース ノート ガイド』を参照してください。

japan.xilinx.com/support/documentation/user_guides/xtp025.pdf
AR# 45672
日付 05/19/2012
ステータス アクティブ
種類 リリース ノート
IP