2. サポート
  3. AR# 4567: M1.5: Constraint editor: UCF files that contain 'EXCEPT' causes Dr. Watson error or program crash
  4. AR# 45676: LogiCORE IP Ethernet 1000BASE-X PCS/PMA または SGMII v11.2 - 1000 BASE-X および VHDL が使用されていると論理シミュレーションでエラーが発生する

AR# 45676

LogiCORE IP Ethernet 1000BASE-X PCS/PMA または SGMII v11.2 - 1000 BASE-X および VHDL が使用されていると論理シミュレーションでエラーが発生する

説明

STANDARD パラメーターが 1000BASEX に設定されていて、VHDL デザインがデザイン入力およびシミュレーションが使用されていると、Ethernet 1000BASE-X PCS/PMA または SGMII の v11.2 の論理シミュレーションでエラーが発生します。 


表示されるエラー メッセージは次のとおりです。

ModelSim で論理シミュレーションを実行している場合

Fatal: (vsim-3471) Slice range (11 downto 0) does not belong to the prefix index range (10 downto 0).
FATAL ERROR while loading design

IUS で論理シミュレーションを実行している場合

ncelab: *E,TRINDXC: index constraint violation.
source file: GTXE2_CHANNEL.vhd, line = 1028, position = 99

ソリューション

この問題を解決するには、<core_name>/example_design/transceiver/gtwizard_gt.vhd の行 300 を次のように変更します。

変更前 :

RX_BIAS_CFG => ("00000000010"),

変更後 :

RX_BIAS_CFG => ("000000000100"),
AR# 45676
日付 11/05/2014
ステータス アクティブ
種類 一般
IP