AR# 45678


LogiCORE IP Initiator、Target v4.16 for PCI - NT マシンを使用すると implement.bat が生成されない可能性がある


NT マシンで PCI コアを生成すると、implement.bat ファイルが implement ディレクトリに生成されない可能性があります。


この問題を回避するには、別のマシン (Win7 または Linux) を使用してコアを生成します。また、サンプルの implement.bat がここに含まれています。このスクリプトはコアの名前が「pci32_v4_16」であることを前提にしています。生成したコアの名前にあわせてこのスクリプトを変更する必要があります。

@echo off

rem Clean up the results directory
rmdir /S /Q results
mkdir results

rem Synthesize the Verilog wrapper files
echo Synthesizing Verilog example design with XST
xst -ifn xst.scr
copy pci32_v4_16_top.ngc results/

rem Copy the netlist generated by Coregen
echo Copying files from the netlist directory to the results directory
copy ../../pci32_v4_16.ngc results/

rem Copy the constraints file generated by Coregen
echo Copying files from constraints directory to results directory
copy ../example_design/pci32_v4_16_top.ucf results/

cd results

echo Running NGDBUILD
ngdbuild -p xc7k325t-ffg900-1 pci32_v4_16_top

echo Running MAP
map pci32_v4_16_top -o mapped.ncd

echo Running PAR
par mapped.ncd routed.ncd

echo Running TRCE
trce -e 10 routed.ncd mapped.pcf -o routed

echo Running design through BITGEN
bitgen -w routed

echo Running NETGEN to create gate-level Verilog model
netgen -ofmt verilog -sim -tm pci32_v4_16_top -w routed.ncd routed.v

2012/01/18 - 初版
AR# 45678
日付 01/16/2012
ステータス アクティブ
種類 既知の問題
People Also Viewed