UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 45682

13.1 Virtex-6 パック - ROM16X1 の INIT 値が LUT がまとめられていると破損している可能性がある

説明

デザインが正しく動作していません。ROM16X1 の出力が正しく動作していないところまで問題を突き止めました。FPGA Editor で、スライスにあるフリップフロップの 1 つにアクセスするのに使用されているルートスルー LUT と ROM16X1 が LUT を共有していることに気づきました。この問題にかかわるような既知の問題はありますか。

ソリューション

LUT がまとめられていると ROM16X1 の LUT が正しく処理されないという既知の問題があります。ほかの LUT で使用されている共有ピンがあるということに合わせて INIT 値が正しく変更されていません。この問題は ISE 13.2 で修正されています。 ROM16X1 で LUT がまとめられないようにするためパックが変更されています。13.2 以前のバージョンの ISE でこの問題を回避するには、ROM16X1 で LUT がまとめられてしまわないようパック制約を使用してください。ROM16X1 のある同じスライスに関係のないフリップフロップがパックされないようにするには XBLNM 制約を通常使用します。
AR# 45682
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
  • Virtex-6 CXT
  • Virtex-6 HXT
  • Virtex-6 LX
  • More
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Virtex-6Q
  • Virtex-6QL
  • Less
ツール
  • ISE Design Suite - 12.1
  • ISE Design Suite - 12.2
  • ISE Design Suite - 12.3
  • More
  • ISE Design Suite - 12.4
  • ISE Design Suite - 13
  • ISE Design Suite - 13.1
  • Less
このページをブックマークに追加