AR# 45696

Kintex-7 - エンジニアリング サンプル (ES) の既知の問題のマスター アンサー

説明


このアンサーでは、Kintex-7 FPGA のエンジニアリング サンプル (ES) プログラムのツールと IP に関する重要な要件と既知の問題を示します。この内容は、特に Kintex-7 325T および 410T ES デバイス (CES とマークされている) をターゲットにしたデザインに関連しています。追加のシリコンの制限がある可能性もあるので、7 シリーズ FPGA エラッタを参照してください。エラッタには、パーツ番号および JTAG リビジョン ID についても説明も記載されています。

このアンサーは、既知の問題、パッチ、IP サポートなどの新しい情報が追加されるたびにアップデートされます。最新の情報を入手できるよう、このアンサーを定期的にご確認ください。

ソリューション


ソフトウェア要件
  • Kintex-7 デバイスのエンジニアリング サンプル (ES) シリコンを使用する場合は、ザイリンクス ダウンロード センターから入手可能な ISE Design Suite 13.4 が必要です。
  • ISE 13.4 デザイン ツールで Kintex-7 FPGA ES シリコンを使用する場合に適用可能なパッチは、次のとおりです。

ソフトウェアに関する既知の問題

IP の要件

7 シリーズ IP コアはすべて、CORE Generator の [Status] に [Pre-Production] (製品版前) と示されています。エンジニアリング サンプル (ES) FPGA デバイスでのプリプロダクション コアのサポートは、ES 期間中実施されているザイリンクス ハードウェア検証によります。検証および特性化の進行に伴い、ハードウェア検証された IP も変更される可能性があります。最新の情報は、下記の「IP に関する既知の問題」を参照してください。次に、現時点でエンジニアリング サンプル (ES) でのハードウェア検証が終了している製品版前 IP コアを示します。
  • 7 Series Integrated Block for PCI Express
  • MIG 7 Series DDR3 SDRAM、QDR II+ SRAM、および RLDRAM II
  • XAUI
  • Ethernet 1000BASE-X PCS/PMA or SGMII
  • Tri-Mode Ethernet MAC

このリストは、検証の完了に応じて更新されます。特定の IP コアのハードウェア検証については、FAE にお問い合わせください。

IP に関する既知の問題
  • 7 Series Integrated Block for PCI Express
    • Integrated Block for PCI Express をターゲットとする ES シリコンを使用している場合は、13.4 にアップグレードし、v1.3 を使用する必要があります。コアのカスタマイズ ウィンドウのシリコンのリビジョン タイプを入力するオプション ([Silicon Revision]) で [General ES] を選択します。
    • (ザイリンクス アンサー 40469) 7 Series Integrated Block Wrapper for PCI Express - リリース ノートおよび既知の問題
  • MIG 7 Series DDR3 SDRAM、QDR II+ SRAM、および RLDRAM II
  • XAUI
    • ES シリコンを使用している場合は、ISE 13.4 デザイン ツールにアップデートし、XAUI v10.2 リリースを使用する必要があります。
    • (ザイリンクス アンサー 45705) - LogiCORE IP XAUI v10.2 - ISE Design Suite 13.4 でのリリース ノートおよび既知の問題
  • Ethernet 1000BASE-X PCS/PMA or SGMII
    • ES シリコンを使用している場合は、ISE 13.4 デザイン ツールにアップデートし、1000BASE-X PCS/PMA or SGMII v11.2 リリースを使用する必要があります。
    • (ザイリンクス アンサー 45677) - LogiCORE IP Ethernet 1000BASE-X PCS/PMA or SGMII v11.2 - ISE Design Suite 13.4 でのリリース ノートおよび既知の問題
  • Tri-Mode Ethernet MAC

その他の重要事項
  • (ザイリンクス アンサー 45360)Kintex-7 および Virtex-7 FPGA GTX トランシーバーのデザイン アドバイザリ - エンジニアリング サンプル (ES) シリコンの属性のアップデート、問題、および回避策

改訂履歴

2012/09/242 - 若干の変更。内容への変更はなし
2012/02/23 - 「IP の要件」および「IP に関する既知の問題」セクションをアップデート
01/18 - アンサー 45870 を追加
2012/01/11/2012 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
51993 ザイリンクス 7 シリーズ FPGA ソリューション センター - 重要な問題 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
46370 ザイリンクス 7 シリーズ FPGA ソリューション センター N/A N/A
AR# 45696
日付 02/19/2013
ステータス アクティブ
種類 既知の問題
デバイス
ツール
IP