UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
  1. ザイリンクス - Adaptable. Intelligent.
  2. サポート
  3. AR# 45702: Spartan-6 FPGA Integrated Block for PCI Express - AXI インターフェイスのすべてのバージョンのリリース ノートおよび既知の問題

AR# 45702

Spartan-6 FPGA Integrated Block for PCI Express - AXI インターフェイスのすべてのバージョンのリリース ノートおよび既知の問題

説明

このアンサーでは、ISE Design Suite 12.3 で初期リリースされた Spartan-6 FPGA Integrated Block for PCI Express の AXI インターフェイスに関するリリース ノートおよび既知の問題を示します。

ソリューション


インストール方法、CORE Generator の一般的な既知の問題、デザイン ツール要件は、『IP リリース ノート ガイド』を参照してください。

一般情報

新機能
  • ISE 13.4 ソフトウェア

サポートされるデバイス
  • Spartan-6 XC LX/LXT
  • Spartan-6 XA LX/LXT
  • Spartan-6 XQ LX/LXT

注記 : 古いバージョンの新機能およびサポート デバイスについては、生成されたコアの readme.txt またはバージョン情報ファイルを参照してください。

既知の問題



この表では、コアのバージョンに対して、それが含まれた最初の ISE のバージョンが記載されています。


コアのバージョン
ISE のバージョン
v2.4
ISE 13.4
v2.3
ISE 13.2
v2.2
ISE 12.4
v2.1
ISE 12.3

次の表には Spartan-6 Integrated Block for PCI Express の AXI インターフェイス バージョンの既知の問題が記載されています。

注記 : [問題のあったバージョン] 列には、問題が最初に発生したバージョンがリストされます。問題はそれより以前のバージョンでも発生していた可能性はありますが、以前のバージョンではそれを検証するテストは実行されていませんでした。
アンサー番号
タイトル
問題のあったバージョン
修正バージョン
(ザイリンクス アンサー 36416)
ユーザーがインプリメントしたコンフィギュレーション空間レジスタの開始アドレスをカスタマイズできない
v2.1
未修正
(ザイリンクス アンサー 39063)
trn_reset_n/user_reset_out(AXI) が sys_reset_n の後にアサートされない
v2.1
未修正
(ザイリンクス アンサー 42454)
CORE Generator GUI で、デバイス性能レジスタのビット 15 の値が 0 と表示される
v2.1
未修正
(ザイリンクス アンサー 38886)
「WARNING:XdmHelpers:376 - Unexpected value of "1'b0" found for attribute GTP_SEL」という警告メッセージが表示される
v2.1
未修正
(ザイリンクス アンサー 42339)
非同期リンクに対して PMA_RX_CFG の設定を教えてください。
v2.1
未修正
(ザイリンクス アンサー 42749)
m_axis_rx_tuser のビットの一部がユーザー ガイドで定義されていない
v2.1
v2.4
(ザイリンクス アンサー 44442)
L0s エントリにより AXI 送信パケットが欠落する
v2.1
v2.4
(ザイリンクス アンサー 38717)
コアを正しくリセットするための最小 sys_reset アサート長
v2.1
v2.3
(ザイリンクス アンサー 39548)
VHDL ラッパーを使用すると再生タイムアウトのタイミングが早すぎる
v2.1
v2.3
(ザイリンクス アンサー 40626)
配布されている Root Port Model を使用するとシミュレーション中に DRC エラーが発生する
v2.1
v2.3
(ザイリンクス アンサー 42569)
v2.3 で修正されたその他の問題
v2.3
v2.3
(ザイリンクス アンサー 37955)
VHDL ラッパーが v2.1 リリースにない
v2.1
v2.2
(ザイリンクス アンサー 37595)
RAMB16BWER の SIM_DEVICE 属性が SPARTAN6 に設定されない
v2.1
v2.2
(ザイリンクス アンサー 39371)
v2.2 で修正されたその他の問題
v2.2
v2.2
(ザイリンクス アンサー 37939)
v2.1 で修正されたその他の問題
v2.1
v2.1


改訂履歴

2012/01/18 - 初版

アンサー レコード リファレンス

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
45704 Spartan-6 FPGA Integrated Block Wrapper for PCI Express (AXI) - v2.4 で修正された問題 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
36416 Spartan-6 FPGA Integrated Block for PCI Express - ユーザーがインプリメントしたコンフィギュレーション空間レジスタの開始アドレスをカスタマイズできない N/A N/A
39063 Spartan-6 FPGA Integrated Block for PCI Express - trn_reset_n/user_reset_out(AXI) が sys_reset_n の後にアサートされない N/A N/A
42454 Spartan-6 FPGA Integrated Block for PCI Express - CORE Generator GUI で、デバイス機能レジスタのビット 15 の値が 0 と表示される N/A N/A
42339 Spartan-6 FPGA Integrated Block for PCI Express - 非同期リンクに対する PMA_RX_CFG の設定 N/A N/A
44442 Spartan-6 Integrated Block for PCI Express - L0s エントリにより AXI 送信パケットがドロップする N/A N/A
38717 Spartan-6 Integrated Block for PCI Express - コアを正しくリセットするための最小 sys_reset アサート長 N/A N/A
40626 Spartan-6 FPGA Integrated Block for PCI Express - 配布されている Root Port Model を使用するとシミュレーション中に DRC エラーが発生する N/A N/A
37955 Spartan-6 FPGA Integrated Block for PCI Express - v2.1 の VHDL ラッパーがない N/A N/A
37595 Spartan-6 Integrated Block for PCI Express - RAMB16BWER の SIM_DEVICE 属性が SPARTAN6 に設定されない N/A N/A
39548 Spartan-6 FPGA Integrated Block for PCI Express - VHDL ラッパーを使用すると再生タイムアウトのタイミングが早すぎる N/A N/A
42749 Spartan-6 FPGA Integrated Block for PCI Express - m_axis_rx_tuser のビットの一部がユーザー ガイドで定義されていない N/A N/A
AR# 45702
日付 05/20/2012
ステータス アクティブ
種類 リリース ノート
IP
このページをブックマークに追加