| アンサー番号 | タイトル | 問題のあったバージョン | 修正バージョン |
| (ザイリンクス アンサー 36416) | ユーザーがインプリメントしたコンフィギュレーション空間レジスタの開始アドレスをカスタマイズできない | v2.1 | 未修正 |
| (ザイリンクス アンサー 39063) | trn_reset_n/user_reset_out(AXI) が sys_reset_n の後にアサートされない | v2.1 | 未修正 |
| (ザイリンクス アンサー 42454) | CORE Generator GUI で、デバイス性能レジスタのビット 15 の値が 0 と表示される | v2.1 | 未修正 |
| (ザイリンクス アンサー 38886) | 「WARNING:XdmHelpers:376 - Unexpected value of "1'b0" found for attribute GTP_SEL」という警告メッセージが表示される | v2.1 | 未修正 |
| (ザイリンクス アンサー 42339) | 非同期リンクに対して PMA_RX_CFG の設定を教えてください。 | v2.1 | 未修正 |
| (ザイリンクス アンサー 42749) | m_axis_rx_tuser のビットの一部がユーザー ガイドで定義されていない | v2.1 | v2.4 |
| (ザイリンクス アンサー 44442) | L0s エントリにより AXI 送信パケットが欠落する | v2.1 | v2.4 |
| (ザイリンクス アンサー 38717) | コアを正しくリセットするための最小 sys_reset アサート長 | v2.1 | v2.3 |
| (ザイリンクス アンサー 39548) | VHDL ラッパーを使用すると再生タイムアウトのタイミングが早すぎる | v2.1 | v2.3 |
| (ザイリンクス アンサー 40626) | 配布されている Root Port Model を使用するとシミュレーション中に DRC エラーが発生する | v2.1 | v2.3 |
| (ザイリンクス アンサー 42569) | v2.3 で修正されたその他の問題 | v2.3 | v2.3 |
| (ザイリンクス アンサー 37955) | VHDL ラッパーが v2.1 リリースにない | v2.1 | v2.2 |
| (ザイリンクス アンサー 37595) | RAMB16BWER の SIM_DEVICE 属性が SPARTAN6 に設定されない | v2.1 | v2.2 |
| (ザイリンクス アンサー 39371) | v2.2 で修正されたその他の問題 | v2.2 | v2.2 |
| (ザイリンクス アンサー 37939) | v2.1 で修正されたその他の問題 | v2.1 | v2.1 |