UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 45714

Aurora 64B66B V6.2 - タイミング シミュレーション エラーおよび TRACE エラー

説明

このアンサーでは Aurora 64B66B V6.2 で見られる次の問題に対するソリューションについて説明します。

  1. コアのタイミング シミュレーション中、信号に X 値が見られる。
  2. タイミング シミュレーションにチャネル アップがない。
  3. TRACE でタイミング エラーが報告される。

ソリューション

  1. UCF の GT REFCLK 周期は桁の丸めのため、 DEMO_TB の GT REFCLK 周期と異なります。このため、信号が X に駆動され、デザインがデータ伝送のためのチャネル アップになりません。この問題を回避するには、DEMO_TB の CLOCKPERIOD_1 および CLOCKPERIOD_1 のパラメーター/制約に UCF の GT REFCLK 値を使用します。
  2. マルチレーン デザインではすべてのトランシーバーが連続して配置されるようにします。ISE ソフトウェア ツールでタイミングが満たしやすくなります。
  3. 標準 REFCLK 値が必要なライン レートに使用できるかを確認します。
  4. <USER_COMPONENT_NAME>_wrapper.v[hd] に次のコードを追加します。

-------------------------------------------------------------------------

always @(posedge rxrecclk_64_i)
begin
if(!resetdone_i)
begin
rx_resetdone_r1 <= `DLY 1'b0;
rx_resetdone_r2 <= `DLY 1'b0;
end
else
begin
rx_resetdone_r1 <= `DLY resetdone_i;
rx_resetdone_r2 <= `DLY rx_resetdone_r1;
end
end

-----------------------------------------------------------------------

注記 : 上記のコードのコメント部分は配布されている RTL に既にあります。
AR# 45714
日付 01/09/2012
ステータス アクティブ
種類 既知の問題
デバイス
  • Kintex-7
  • Virtex-6 LXT
  • Virtex-7
  • Virtex-6 HXT
IP
  • Aurora 64B/66B
このページをブックマークに追加