UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 45731

RXAUI v2.2 - Kintex-7 および Virtex-7 デバイスをターゲットにすると Marvell モードでタイミング エラーが発生する

説明

ISE 13.4 で Kintex-7 および Virtex-7 をターゲットにしているとき、Marvell モードの RXAUI v2.2 を使用しているとタイミング エラーが発生する可能性があります。次のように trce で GTX からの RX パスに大きなクロック スキューがレポートされ、デザインのタイミング要件を満たすことができなくなることがあります。

Slack: -2.329ns (requirement - (data path - clock path skew + uncertainty))
Source: rxaui_block/gt_wrapper_i/gt0_gt_wrapper_i/gtxe2_i (HSIO)
Destination: rxaui_block/mgt_rxdata_reg_8 (FF)
Requirement: 3.200ns
Data Path Delay: 3.465ns (Levels of Logic = 0)(Component delays alone exceeds constraint)
Clock Path Skew: -2.029ns (0.678 - 2.707)

ソリューション

BUFH コンポーネントの配置を、UCF で使用されている GTX 付近に制約する必要があります。 回避策は次の 3 通りが考えられます。

1. BUFH に LOC 制約を設定する。
LOC 制約を次のように設定します (FPGA Editor の Planahead で該当する LOC を選択した後)。

INST "rxaui_block/rxclk_buf_i" LOC = "BUFHCE_X1Y36";

2.次のように AREA_GROUP を設定して使用されている GTX の隣に BUFH を制約します (該当するクロック領域を選択した後)。

NET "rxaui_block/rxclk_buf"TNM_NET = "TN_rxclk_buf";
TIMEGRP "TN_rxclk_buf" AREA_GROUP = "CLKAG_rxclk_buf";
AREA_GROUP "CLKAG_rxclk_buf" RANGE = CLOCKREGION_X1Y3;

3.クロック リソースが問題ではない場合、example_design/<compname>_block.v[hd] で BUFH を BUFG に変更します。
AR# 45731
日付 01/10/2012
ステータス アクティブ
種類 一般
IP
  • RXAUI
このページをブックマークに追加