AR# 45733

Virtex-6 FPGA Integrated Block Wrapper for PCI Express - v2.5 の修正点

説明

このアンサーには Virtex-6 FPGA Integrated Block v2.5 Wrapper for PCI Express で修正された問題がリストされています。これはこのバージョンのコアの readme.txt にもリストされています。これらの問題は、前のバージョンのコアからのアップデートにより修正されています。

ここに挙げられていない既知の問題や修正された問題については、(ザイリンクス アンサー 45723) を参照してください。

ソリューション


修正点
  • CR 612527 : m_axis_rx_tuser ビットがユーザー ガイドで定義されていませんでした。
  • CR 612514 : m_axis_rx_tuser ビットがユーザー ガイド正しく記載されていませんでした。
  • CR 593920 : ユーザー ガイドでレガシー インターラプトで Interrupt Status ビットが設定されると誤って記載されていました。
  • CR 615840 : ユーザー ガイドでマルチサイクルの Non Straddled SOF シナリオが誤って表示されていました。
  • CR 615840 : Synplify のデフォルトの制約が無効でした。

改訂履歴
2012/01/18 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
45723 Virtex-6 FPGA Integrated Block for PCI Express - AXI インターフェイスの全バージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 45733
日付 05/20/2012
ステータス アクティブ
種類 リリース ノート
IP