2. サポート
  3. AR# 4576: ngd2edif: ERROR: Baspm:19 - Unable to open Xilinx Data file ..."viewlog"
  4. AR# 45765: MIG v3.91 Virtex-6 DDR3/DDR2 - 72-bit and 144-bit AXI Lite designs fail in simulation using ModelSim

AR# 45765

MIG v3.91 Virtex-6 DDR3/DDR2 - ModelSim を使用したシミュレーションで 72 ビットおよび 144 ビットの AXI Lite デザインにエラーが発生する

説明

ModelSim を使用して MIG v3.91 Virtex-6 DDR3/DDR2 72 ビットおよび 144 ビットの AXI Lite デザインのシミュレーションを実行すると、セグメンテーション エラーが発生する場合があります。

ソリューション

これは、Virtex-6 DDR3/DDR2 AXI Lite 72 ビットおよび 144 ビット デザインにのみ影を与えますが、/sim ディレクトリにある sim.do ファイルで -novopt コマンドを -voptargs="+acc" で置き換えるか、ISE Simulator でシミュレーションを実行することによって回避可能です。

この問題は、ModelSim の今後のバージョンで修正される予定です。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
45194 MIG Virtex-6 および Spartan-6 v3.91 - ISE Design Suite 13.4 でのリリース ノートおよび既知の問題 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
45194 MIG Virtex-6 および Spartan-6 v3.91 - ISE Design Suite 13.4 でのリリース ノートおよび既知の問題 N/A N/A
AR# 45765
日付 07/02/2012
ステータス アクティブ
種類 既知の問題
デバイス
IP