UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
  1. Xilinx - Adaptable. Intelligent.
  2. サポート
  3. AR# 45798: AutoESL - System Generator および AutoESL の統合 FFT リファレンス デザイン

AR# 45798

AutoESL - System Generator および AutoESL の統合 FFT リファレンス デザイン

説明


この単純なリファレンス デザインは、AutoESL ツールから生成された Verilog モジュールを System Generator モデルに統合します。デザインには System Generator の FFT ブロックが含まれ、その出力はブラック ボックスの power_stats モジュールに供給されます。 power_stats モジュールは AutoESL ツールを使用して C ソースから生成されました。AutoESL ツールのデザインは、各 FFT 出力ビンの電力を計算し、最小値、最大値、およびユーザー定義の値を電力が超えたかどうかを監視します。グローバル CE (クロック イネーブル) 信号は、System Generator でのブラック ボックスに対しインターフェイス ルールを満たすため、AutoESL ツーツのオプションとして生成されました。

デザイン言語 (HDL/SW) : System Generator および AutoESL ツール

ソリューション


デザインの説明

AutoESL ツール プロジェクトおよび System Generator プロジェクトの 2 つの ZIP ファイルがこのアンサーに含まれています。System Generator プロジェクトにはモデルおよび config.m ファイル (power_stats_config.m) が含まれていて、このファイルを使用して System Generator のブラック ボックス コンポーネントを Verilog ソースにリンクさせます。config.m ファイルは、ZIP ファイルを解凍した後、Verilog ソース (AutoESL ツールの ZIP ファイルに含まれる) への新しいパスを指定するために変更する必要があります。




FFT_stats_AutoESLproj.zip
SysGen_AutoESL_model.zip

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
SysGen_AutoESL_model.zip 18 KB ZIP
FFT_stats_AutoESLproj.zip 1 MB ZIP

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47431 ザイリンクス Vivado HLS ソリューション センター - デザイン アシスタント N/A N/A
AR# 45798
日付 03/02/2013
ステータス アクティブ
種類 一般
デバイス
  • Kintex-7
ツール
  • AutoESL - 2011.3
  • System Generator for DSP - 13.3
  • AutoESL - 2011.4
  • More
  • AutoESL - 2011.4.2
  • AutoESL - 2012.1
  • Less

このウェブサイトを使用することで、cookie の使用を承諾したことになります。   詳細

このページをブックマークに追加