UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 45863

PlanAhead - Setup ChipScope ウィザードの後に ILA コアが RTL へインスタンシエートされると open_netlist_design 中にエラーになる

説明

Setup ChipScope ウィザードの後に ILA が RTL へインスタンシエートされると、PlanAhead で次のようなエラー メッセージが表示されます。

ERROR: [Netlist-7] Could not replace (cell 'icon', library 'icon_lib', file 'icon.ngc') with (cell 'i_chipscope_icon_v1_05_a_0_CV', library 'i_chipscope_icon_v1_05_a_0_lib', file 'i_chipscope_icon_v1_05_a_0.ngc') because of a port interface mismatch; Port 'CONTROL2[0]' is missing on the replacing cell.

ソリューション

ChipScope コアのキャッシュ内の ICON コアが無効になっています。

これは、HDL の ICON コアが変更されたのに、キャッシュではまだ無効になっていないからです。 


この結果、2 ポートの ICON コアがキャッシュから読み込まれ、3 ポートの ICON コアが必要なネットリストに適用されてしまいます。

この問題は、最初の公式バージョン以降の Vivado Design Suite で修正されています。

PlanAhead でこの問題を回避するには、次の手順に従ってください。

  1. <project>.data/sources_1 ディレクトリの chipscope.xml ファイルを編集します。
     
  2. XML ファイル内で "chipscope_icon_v1" コアを探します。
     
  3. coreStatus エントリから srcNetlist、srcXdc、および srcNcf を削除します。


これにより、ICON コアがキャッシュから読み込まれなくなり、ブラック ボックスとして処理されるようになります。

  

AR# 45863
日付 08/11/2014
ステータス アーカイブ
種類 既知の問題
ツール
  • PlanAhead - 13.4
このページをブックマークに追加