UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 45866

LogiCORE IP Serial RapidIO Gen2 v1.3 - 受信側 PHY レイヤーの不正なパケット生成

説明

コアが入力エラーやリトライ ステートでない場合に LREQ ステータスでパケットが送信されると、PHY レイヤーの OLLM_RX ブロックが不正なパケットを作成し、それを RX バッファへ送信することがあります。

ソリューション


これは既知の問題で、次のコア リリースで修正される予定です。




改訂履歴
2012/01/19 - 初版
AR# 45866
日付 05/19/2012
ステータス アクティブ
種類 既知の問題
IP
  • Serial RapidIO
このページをブックマークに追加