UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 45870

ISE 13.4 BitGen - 7 シリーズ FPGA で低電圧規格を使用すると入力を介して予期しない長い遅延が発生する

説明

13.4 およびそれ以前のバージョンのソフトウェアを使用した Kintex-7 FPGA で、1 つのバンクに 1.2、1.5、または 1.8V 入力のみを割り当てると、入力タイミングに問題があります。入力しかそのバンクに配置されていない場合、入力レシーバーをコンフィギュレーションビットが正しく設定されません。このため、1.2V の場合、入力バッファーを介して約 20ns の遅延が発生します。電圧が 1.5V および 1.8V の場合は、遅延は少なくなりますが、データシートの値を満たしていません。

ソリューション


この問題を回避策するには、バンク内の入力と同じ電圧の出力バッファーをインスタンシエートします。

同じバンクに出力バッファーを配置することができない場合は、ザイリンクス テクニカル サポートにお問い合わせください。
AR# 45870
日付 02/29/2012
ステータス アクティブ
種類 一般
デバイス
  • Kintex-7
  • Virtex-7
  • Virtex-7 HT
  • Artix-7
ツール
  • ISE Design Suite - 13.4
このページをブックマークに追加