UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 45916

Virtex-5 FPGA Embedded Tri-mode Ethernet MAC Wrapper v1.8 - SGMII または 1000BASE-X モードを使用すると、MAP 中に PhysDesignRules エラーが発生する

説明

Virtex-5 LXT の Q 以外のグレードのパーツをターゲットにし、SGMII または 1000BASE-X を使用していると、サンプル デザインのマップ中に次のようなエラー メッセージが表示されます。

ERROR:PhysDesignRules:2270 - Block v5_emac_ll/v5_emac_block_inst/GTP_DUAL_1000X_inst/GTP_1000X/tile0_rocketio_wrapper_i/gtp_dual_i (GTP_DUAL_X0Y2) needs GTP_DUAL_X0Y1 instantiated: When using a GTP/GTX with a REFCLK coming from an IBUFDS element near another GTP/GTX and forwarding that clock using dedicated routing, each GTP in between the source and destination must be instantiated in the correct manner (See AR 33473).
If you don't instantiate these other GTP tiles the software tools will route the REFCLK correctly, but the design may not work in hardware.

ソリューション

GT 基準クロックの配置が最適でないためにこのエラーが発生しています。 

このエラーは次の変更を加えると修正できます。

INST "MGTCLK_N" LOC = "AF3";
INST "MGTCLK_P" LOC = "AF4";

これを次のように変更します。
 

INST "MGTCLK_N" LOC = "Y3";
INST "MGTCLK_P" LOC = "Y4";

この問題はこのコアの v1.8 rev1 で修正される予定です。 

(ザイリンクス アンサー 40632) から ISE 13.x 用の rev1 パッチ アップデートがダウンロードできます。  

ISE 14.1 より、このバージョンのコアは CORE Generator に含まれます。

AR# 45916
日付 09/17/2014
ステータス アクティブ
種類 一般
IP
  • Virtex-5 Embedded Tri-mode Ethernet MAC Wrapper
このページをブックマークに追加