UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 45942

14.x タイミング - PAD から BUFPLL へのパスを制約が適用されていないセクションから削除できない

説明


PAD から BUFPLL へのパスをタイミング レポートの制約が適用されていないセクションから削除しようとしました。TPSYNC 制約を BUFPLL コンポーネントに適用しました。この追加制約が無視され、パスは制約が適用されていない状態のままです。

パスを制約が適用されていないパス レポートから削除する方法を教えてください。

ソリューション

フル クロック パスを制約が適用されていないパス レポートから削除するには、FROM:TO 文を設定する必要があります。

AR# 45942
日付 01/17/2013
ステータス アクティブ
種類 一般
ツール
  • ISE Design Suite - 13.4
  • ISE Design Suite - 13.1
  • ISE Design Suite - 13.2
  • More
  • ISE Design Suite - 13.3
  • ISE Design Suite - 14.1
  • ISE Design Suite - 14.2
  • ISE Design Suite - 14.3
  • ISE Design Suite - 14.4
  • Less
このページをブックマークに追加