UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 45952

14.x タイミング - IODELAY ブロックをルートスルーとして使用すると過剰な遅延が発生する

説明


入力パスのタイミング レポートを見ると、入力パスに過剰な遅延があります。この遅延は、IODELAY コンポーネントをルートスルーとして使用していることが原因です。

IODELAY をインスタンシエートする入力パスを変更すると、コンポーネントー遅延はルートスルーとして使用している場合より大幅に小さくなります。

どうしてこのような違いがあるのですか。

ソリューション


特定のクロッキングおよびデータ トポロジでは、IODELAY が推論され、この入力データ パスのホールド タイムが 0 になるようデフォルトのタップ設定が使用されます。

この問題を回避するには、IODELAY をインスタンシエートし、インターフェイスに適切なタップ値を設定します。
AR# 45952
日付 11/15/2012
ステータス アクティブ
種類 一般
ツール
  • ISE Design Suite - 13.4
  • ISE Design Suite - 13.1
  • ISE Design Suite - 13.2
  • More
  • ISE Design Suite - 13.3
  • ISE Design Suite - 14.1
  • ISE Design Suite - 14.2
  • ISE Design Suite - 14.3
  • Less
このページをブックマークに追加