AR# 45985

説明

7 シリーズ FPGA のデータシートには、HR I/O バンクおよびコンフィギュレーション バンク 0 で VCCO が 3.3 V の場合、デバイスの信頼性を維持するには、パワー オン/オフの各サイクルで VCCO と VCCAUX の電圧差が TVCCO2VCCAUX 時間より長く 2.625 V を超えてはならない、とあります。  

VCCO レールに電源が供給されておらず、別のデバイスにより I/O ピンが 3.3 V に駆動されている場合、I/O ESD ダイオードに順方向バイアスが加えられ、VCCO レールに電源を供給します。VCCAUX が 1.8 V になっていない場合、この 2.625 V を超えてしまいます。

VCCO で 2.625 V を超えないようにするにはどうすればよいでしょうか。

ソリューション

VCCO と GND の間に外部抵抗を接続すると、電流を分路させ、逆方向バイアス電圧を 2.625 V 未満に制限するパスが得られます。

データシートによると、ダイオードに順方向バイアスが加えられているときの I/O への最大電流は 10 mA 未満でなければならないため、デザインでこの要件が満たされるようにしてください。

ピンごとに 262 オームの抵抗をつける (10 mA * 262 オーム < 2.625V)、つまり、VCCAUX に電源が供給される前にダイオードに順方向バイアスをかけると、VCCO は 2.625 V を超えません。

デバイスが標準動作状態にあるとき、この抵抗は 41.6 mW (P=V^2 * R= 3.3^2 / 262) を消費します。VCCAUX に電源が供給される前に、電源が同じ複数のピンがダイオードに順方向バイアスをかける場合は、VCCO と GND の間に同等の並列抵抗を配置できます。たとえば、VCCAUX に電源が供給される前に 10 個の I/O が駆動している場合、抵抗は 26 オームになります。

注記: ザイリンクスは、VCCO に電源供給されていないときに I/O を駆動させることを推奨していません。詳細は、(Xilinx Answer 37347) を参照してください。

注記: これは、VCCO に電源が供給される前に 3.3 V に駆動されるピンの数が少ない場合にのみ適しています。

アンサー レコード リファレンス

関連アンサー レコード