説明

ソリューション

1. core_name_block および transceiver に mmcm_locked という入力ポートを追加します。
    
2. core_name_example_design.v/vhd ファイルで次を実行します。
   1. mmcm_locked という信号を作成します。
   2. mmcm_locked 信号を userclk および userclk2 を生成する MMCM の LOCKED ポートと、core_name_block に追加した mmcm_locked 入力に接続します。
       
3. transceiver.v/vhd ファイルで、GT0_TXUSERRDY_IN および GT0_RXUSERRDY_IN を mmcm_locked で駆動します (以前は cplllock で駆動)。
    
4. core_name_block.v/vhd で、mmcm_locked をコア ネットリストの DCM_LOCKED 入力ポートにマップします。
    

ファブリック エラスティック バッファーを含む SGMII を使用する場合は、カンマ アライメント属性をアップデートする必要があります。

GUI の 3 ページ目の [SGMII Capabilities] で [10/100/1000 Mb/s] (clock tolerance compliant with Ethernet specification) を選択します。
 

VHDL を使用する場合は、example_design\transceiver\gtxwizard_gt.vhd 内の次の行を変更します。

ALIGN_COMMA_WORD => (1),
CLK_COR_MAX_LAT => (9),
CLK_COR_MIN_LAT => (7),

ALIGN_COMMA_WORD => (2),
CLK_COR_MAX_LAT => (10),
CLK_COR_MIN_LAT => (8),

Verilog を使用する場合は、example_design\transceiver\gtxwizard_gt.v 内の次の行を変更します。

.ALIGN_COMMA_WORD (1),
.CLK_COR_MAX_LAT (9),
.CLK_COR_MIN_LAT (7),

これを次のように変更します。

.ALIGN_COMMA_WORD (2),
.CLK_COR_MAX_LAT (10),
.CLK_COR_MIN_LAT (8),