説明

このアンサーには、MIG 7 シリーズの既知の問題およびよく寄せられる質問へのリンクが含まれています。

注記 : このアンサーは、ザイリンクス MIG 7 Series ソリューション センター (ザイリンクス アンサー 34243) の一部です。

ザイリンクス MIG 7 Series ソリューション センターには、MIG 7 Series に関する質問を解決するのに役立つ情報が掲載されています。

MIG 7 Series を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、この MIG 7 Series ソリューション センターから情報を入手してください。

ソリューション

MIG の既知の問題
(ザイリンクス アンサー 45195) すべての ISE バージョン/Vivado 2012.4 およびそれ以前のツール バージョンのリリース ノートおよび既知の問題
(ザイリンクス アンサー 54025) MIG 7 Series - Vivado 2013.1 以降のバージョンの IP リリース ノートおよび既知の問題

MIG のデザイン アドバイザリ
(ザイリンクス アンサー 33566) DDR3、DDR2、DDR、Spartan-6 FPGA MCB、RLDRAMII、QDRII+、QDRII、DDRII コアを含む MIG のデザイン アドバイザリ

MIG 7 Series の主な問題
(ザイリンクス アンサー 50461) MIG 7 Series - MIG 7 Series v1.6 のデザイン アドバイザリ - すべてのインターフェイスのキャリブレーションのアップデート
(ザイリンクス アンサー 47043) MIG 7 Series DDR3/DDR2 - ISE Design Suite 14.1 に含まれる v1.5 よりクロッキング構造に MMCM を追加
(ザイリンクス アンサー 43344) MIG 7 Series DDR3 - ダイナミック キャリブレーションおよび定期的読み出し動作
(ザイリンクス アンサー 43879) MIG 7 Series DDR3 - ハードウェア デバッグ ガイド
(ザイリンクス アンサー 45633) MIG 7 Series DDR3/DDR2 のデザイン アドバイザリ - CKE および ODT のピン配置規則をアップデート : 既存 UCF を検証する必要がある
(ザイリンクス アンサー 40603) MIG 7 Series DDR3/DDR2 - クロッキング ガイドライン
(ザイリンクス アンサー 41752) MIG 7 Series DDR3/DDR2 - x16 インターフェイスを 1 つのバンクに収めることは可能か
(ザイリンクス アンサー 42036) MIG 7 Series- 内部/外部 VREF ガイドライン
(ザイリンクス アンサー 42665) MIG 7 Series - MIG サンプル デザインが BitGen でエラーになる

初期 ES および GES 情報
(ザイリンクス アンサー 43347) Kintex-7 - 初期エンジニアリング サンプル (ES) の既知の問題のマスター アンサー
(ザイリンクス アンサー 45696) Kintex-7 - エンジニアリング サンプル (ES) の既知の問題のマスター アンサー
(ザイリンクス アンサー 43423) Virtex-7 初期 ES に関する既知の問題のマスター アンサー

アンサー レコード リファレンス

マスター アンサー レコード

サブアンサー レコード