AR# 46235

AXI Bridge for PCI Express - x8 gen1 および x4 gen2 に 128 ビットのインターフェイスを確認する DRC がない

説明

問題のあったバージョン : 1.02.a
Version Resolved and other Known Issues: see (ザイリンクス アンサー 44969) を参照してください。

AXI Bridge for PCI Express は、x8 gen 1 または x4 gen 2 にコンフィギュレーションされている場合、128 ビットの AXI インターフェイスを使用する必要があります。このコンフィギュレーションは 7 シリーズ デバイスでのみサポートされています。

ソリューション


次のパラメーターを 128 に設定する必要があります。
  • C_S_AXI_DATA_WIDTH - GUI では AXI Slave Port Data Width と表示される
  • C_M_AXI_DATA_WIDTH - GUI では AXI Master Port Data Width と表示される
EDK ツールでは、ビット ファイルの生成はできるので、エラー メッセージは表示されませんが、ハードウェアでは動作しません。このコアの今後のリリースには、この件に関する DRC を追加する予定です。
改訂履歴

2012/03/05 - 問題が修正されたバージョンのアンサーへのリンクを修正
2012/02/08 - 初版

注記 :「問題のあったバージョン」は、最初に問題が発見されたバージョンを示します。問題はそれより以前のバージョンでも発生していた可能性がありますが、古いバージョンではそれを検証するテストは実行されていませんでした。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
44969 AXI Bridge for PCI Express - ISE 14.7 までの全バージョンのリリース ノートおよび既知の問題 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
44969 AXI Bridge for PCI Express - ISE 14.7 までの全バージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 46235
日付 05/20/2012
ステータス アクティブ
種類 既知の問題
IP