UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 46243

Vivado HLS - スタンドアロンの RTL シミュレータで RTL シミュレーションを実行する方法

説明

スタンドアロンの RTL シミュレータで、C 協調シミュレーションを起動せずに RTL シミュレーションを実行する方法を教えてください。

ソリューション


Vivado HLS


Vivado HLS で、ツールバーの [Cosimulation] ボタンをクリックし、[RTL Selection] で [Verilog] または [VHDL] をオンにします。オプションで [Setup Only] をオンにして、ファイルのみを生成します。[OK] をクリックしてファイルを生成します。


スクリプトおよびラッパーが生成され、プロジェクトの solution/sim/verilog (または vhdl) フォルダーに保存されます。ModelSim でシミュレーションを実行するには、run_modelsim.sh ファイルを使用します。


AutoESL


AutoESL ツールで [RTL Simulation] ダイアログ ボックスを開き、[Setup Only] をオンにして RTL ラッパーおよびスクリプトを生成します。AutoESL ツールでは、ModelSim 用のスクリプトが生成されます。

スクリプトとラッパーの生成後、次の手順に従って ModelSim でシミュレーションを実行します。
  1. <autoesl project>/solution1/sim/verilog ディレクトリに移動します。
  2. source compile_modelsim.sh
  3. source autosim.modelsim.scr

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47431 ザイリンクス Vivado HLS ソリューション センター - デザイン アシスタント N/A N/A
AR# 46243
作成日 05/09/2012
最終更新日 08/06/2012
ステータス アクティブ
タイプ ソリューション センター
ツール
  • AutoESL - 2011.3
  • AutoESL - 2011.4
  • AutoESL - 2011.4.2
  • More
  • AutoESL - 2012.1
  • Vivado - 2012.2
  • Less