UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 4629

FPGA Express - 「Error: Clock variable 'xxx' is being used as data (HDL-175).」というエラー メッセージが表示される

説明

キーワード : clock, data, Express, HDL-175, クロック変数, データ

重要度 : 標準

概要 :
FPGA Express V2.x でデザインを合成すると、次のエラー メッセージが表示されます。

"Error: Clock variable 'CLK' is being used as data . (HDL-175)"

ソリューション

1

この問題は、信号 (この場合は CLK) がクロック信号および通常のデータとして使用される場合に発生します。

ほとんどの場合、この問題は FPGA Express 3.0 以降で修正されています。 ただし、この種の問題はまだ存在しており、FPGA Express の今後のリリースで修正される予定です。

2

この問題を回避するには、ソース コードを変更し、問題の信号がクロックおよびデータとして使用されないようにします。

これには、信号を中間変数に割り当て、その中間変数をデータとして、オリジナルの信号をクロックとして使用します。 ほとんどの場合、FPGA Express ではデザインで中間の信号が最適化されるため、タイミングやリソースの使用違反は発生しません。
AR# 4629
作成日 09/17/1998
最終更新日 08/11/2003
ステータス アーカイブ
タイプ 一般