UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 46327

パーシャル リコンフィギュレーション - リコンフィギュレーション パーティション (RP) 領域にスタティック ロジックを含めることは可能か

説明

デザインにいくつかのパーシャル リコンフィギュレーションが含まれている場合、スタティック モジュールからのロジックをパーシャル リコンフィギュレーション エリアに配置することはできますか。

ソリューション

次の2 つの条件が満たされていれば、スタティック ロジックがリコンフィギュレーションするフレームに存在することが許容されます。
 
  1. スタティック ロジックが Pblock で定義されたエリア グループの外部にある (LOC 制約で内部に固定されている場合を除く)。
  2. スタティック ロジックにブロック RAM、分散 (LUT) RAM、SRL などのダイナミック エレメントが含まれない。
     
スタティック ロジックをリコンフィギュレーション フレームに配置すると、スタティック ロジックの機能が正確に再記述され、グリッチは発生しません。
 
次に、パーシャル リコンフィギュレーション モジュールに含むことのできないモジュールの一部をリストします。
 
  • グローバル クロック バッファー、リージョナル クロック バッファー、およびクロック調整ブロックは、スタティック ロジックに配置する必要があります。
  • BSCAN、CAPTURE、DCIRESET、FRAME_ECC、ICAP、KEY_CLEAR、STARTUP、USR_ACCESS などのデバイス機能ブロックは、スタティック ロジックに配置する必要があります。
  • すべての I/O は、スタティック ロジックに配置する必要があります。
  • 高速トランシーバーは、スタティック パーティションに配置する必要があります。
 

 

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
61201 Vivado パーシャル リコンフィギュレーション - パーシャル リコンフィギュレーション デザインのデバッグ方法 N/A N/A
AR# 46327
作成日 02/13/2012
最終更新日 01/14/2015
ステータス アクティブ
タイプ 一般
デバイス
  • FPGA デバイス ファミリ
ツール
  • ISE Design Suite
  • PlanAhead
  • Vivado Design Suite