UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 46336

iMPACT -Spartan-6 FPGA の eFuse が 1.5MHz に制限されている

説明


Spartan-6 FPGA の eFuse がソフトウェア リリース 12.1 以降で 1.5MHz に制限されているのはなぜですか。


古いバージョンで eFuse をこれよりも高い周波数でプログラムしていた場合、そのプログラミングは信用できますか。

ソリューション

『Spartan-6 FPGA データシート』 (DS162) には TDNACLKF は 2MHz (最大) であると記載されています。この仕様は JTAG などを含むすべてのモードの eFuse の読み出しに適用されます。eFuse の読み出しは 2MHz を超える実行速度だとエラーが発生する場合があります。しかし、読み出しをプログラミングした後にデータが正しい場合は、回路でプログラミング用に eFuse へデータが正しく渡されたことになります。重要なパラメーターが電流およびパルス時間をプログラミングしています。プログラミング時に eFuse キーを確認できていれば、プログラムされた値は信用できます。
AR# 46336
作成日 02/14/2012
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般
デバイス
  • Spartan-6 LX
  • Spartan-6 LXT
ツール
  • ISE Design Suite - 11.2
  • ISE Design Suite - 11.3
  • ISE Design Suite - 11.4
  • More
  • ISE Design Suite - 11.5
  • ISE Design Suite - 12.1
  • ISE Design Suite - 12.2
  • ISE Design Suite - 12.3
  • ISE Design Suite - 12.4
  • ISE Design Suite - 13.1
  • ISE Design Suite - 13.2
  • ISE Design Suite - 13.3
  • ISE Design Suite - 13.4
  • Less