2. サポート
  3. AR# 4635: SYNPLIFY: Why is an IBUF inferred between the BUFGDLL/IBUFG and clock-pad?
  4. AR# 46358: Vivado HLS - RTL Port and signal width implementation.

AR# 46358

Vivado HLS - RTL ポートおよび信号幅のインプリメンテーション

説明

C コードのポート幅は最適化されますか。宣言されている変数はどうですか。RTL 合成ツールからの RTL 信号幅の割り当て不一致に関する警告に対処すべきですか。

ソリューション


最上位ポート幅は変更されません。このため、正しいサイズのものを使用する必要があります。

モジュール間の内部ポートのビット幅は最適化される可能性があります。

RTL 出力に、幅のせまい信号によって幅の広い信号が割り当てられている可能性があります。しかし、これらの警告は無視しても問題ありません。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47431 ザイリンクス Vivado HLS ソリューション センター - デザイン アシスタント N/A N/A
AR# 46358
日付 07/27/2012
ステータス アクティブ
種類 ソリューション センター
ツール 詳細 概略