UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
このページをブックマークに追加
  1. ザイリンクス - All Programmable
  2. サポート
  3. AR# 46370: ザイリンクス 7 シリーズ FPGA ソリューション センター

ザイリンクス 7 シリーズ FPGA ソリューション センター

7 シリーズ FPGA ソリューション センターには、7 シリーズ デバイスに関する問題を解決するのに役立つ情報が掲載されています。7 シリーズ FPGA を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス 7 シリーズ FPGA ソリューション センターから情報を入手してください。

デザイン アシスタント

ザイリンクス 7 シリーズ FPGA ソリューション センター - デザイン アシスタント


7 シリーズ FPGA デザイン アシスタントでは、7 シリーズ FPGA の推奨デザイン フローを利用し、クロック、デバイス、およびブロック RAM/FIFO デザインでよく発生する問題をデバッグします。デザイン アシスタントでは、設計およびトラブルシューティングに関する有益な情報だけでなく、7 シリーズ FPGA で効率的な設計を行うために役立つ資料へのリンクも提供します。

注記 : このアンサーは、ザイリンクス 7 シリーズ FPGA ソリューション センター (ザイリンクス アンサー 46370) の一部です。7 シリーズ FPGA ソリューション センターには、7 シリーズ デバイスに関する質問を解決するのに役立つ情報が掲載されています。7 シリーズ FPGA を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス 7 シリーズ FPGA ソリューション センターから情報を入手してください。


まず、7 シリーズ FPGA デザインに関する質問またはトラブルシュートする必要のある問題が発生しているデザイン段階を選択します。これでデザインを進めていくのに必要な情報が表示されるようになります。

(ザイリンクス アンサー 46433) - 7 シリーズ FPGA 入門
(ザイリンクス アンサー 46489) - 7 シリーズ FPGA の設計
(ザイリンクス アンサー 46520) - ボード レベルの注意事項
(ザイリンクス アンサー 46719) - トラブルシューティング - クロッキング、デバイス、ブロック RAM/FIFO

* FPGA デザインのほかの部分をトラブルシュートする場合は、その他ソリューション センターの重要問題およびデザイン アシスタントを参照してください。

資料

7 シリーズ FPGA 資料 - 7 シリーズ FPGA の機能と仕様がシステムに適合するかどうかを判断する際に参考にすべき資料


7 シリーズ FPGA の機能と仕様がシステムに適合するかどうかを判断する際に参考にすべき資料を教えてください。

注記 : このアンサーは、ザイリンクス 7 シリーズ FPGA ソリューション センター (ザイリンクス アンサー 46370) の一部です。ザイリンクス 7 シリーズ FPGA ソリューション センターには、7 シリーズ デバイスに関連するすべての質問への回答が含まれています。 7 シリーズ FPGA を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス 7 シリーズ FPGA ソリューション センターから情報を入手してください。


7 シリーズ FPGA 資料センターから、7 シリーズ FPGA 関連の資料をすべてアクセスできます。
http://japan.xilinx.com/support/documentation/7_series.htm

利用可能な次の資料は次のとおりです。
  • 7 シリーズ FPGA の概要
  • Artix-7 FPGA データシート : DC 特性およびスイッチ特性
  • Kintex-7 FPGA データシート : DC 特性およびスイッチ特性
  • Virtex-7 FPGA データシート : DC 特性およびスイッチ特性
  • 7 シリーズ エラッタ
  • 7 シリーズ ユーザー ガイド

7 シリーズ ファミリの概要を参照して、7 シリーズ FPGA デバイス ファミリの機能を理解し、7 シリーズ FPGA ファミリ間の違いを確認して適切な製品を選択してください。

7 シリーズ FPGA データシートを参照して、7 シリーズ デバイス ファミリの DC 特性およびスイッチ特性を確認してください。

7 シリーズ エラッタを参照して、考慮中のデバイスに関するデータシートの仕様に例外がないかを確認してください。

7 シリーズ ユーザー ガイドを参照して、7 シリーズ FPGA リソースの使用方法の詳細を確認してください。

デザイン アドバイザリ

Kintex-7 FPGA デザイン アドバイザリのマスター アンサー

デザイン アドバイザリ アンサーは、現在進行中のデザインに影響を与える問題に対して作成され、ザイリンクス アラート通知システムに含められます。

このデザイン アドバイザリでは、Kintex-7 FPGA デバイスおよび Kintex-7 FPGA デザインに影響する問題をリストします。



2014 年 11 月 10 日のデザイン アドバイザリ
 
2014/11/10 - (ザイリンクス アンサー 62631) - Vivado 2014.3 のデザイン アドバイザリ - 7 シリーズおよび UltraScale FPGA の eFUSE レジスタが正しくプログラムされない

2014 年 9 月 22 日のデザイン アドバイザリ
 
2014/09/22 - (ザイリンクス アンサー 61875) - QPLL based 7 Series FPGA GTX/GTH デザインのデザイン アドバイザリ - コンフィギュレーションが終了したら QPLLPD を最低 500ns 間はイネーブルにするべきではない

2014 年 6 月 16 日のデザイン アドバイザリ

2014/06/16 - (ザイリンクス アンサー 60845) - MIG 7 Series RLDRAM3 のデザイン アドバイザリ - 合成およびインプリメンテーションで SIM_BYPASS_INIT_CAL が間違って FAST に設定される

 

2014/06/16 -  (ザイリンクス アンサー 59294)  - GT ウィザードのデザイン アドバイザリ - CPLL が原因で電源を投入したときに 7 シリーズ GT に電源スパイクが発生する


2014 年 5 月 26 日のデザイン アドバイザリ

2014/05/26 - (ザイリンクス アンサー 60356) - 7 シリーズ FPGA Transceivers Wizard v3.2 以前のデザイン アドバイザリ - 必須の XDC 制約アップデート

2014/05/26 - (ザイリンクス アンサー 45360) - Kintex-7 および Virtex-7 FPGA GTX トランシーバーのデザイン アドバイザリ - SATA Gen 2/Gen 3 の RXCDR_CFG 設定と 6.6 Gbps の PMA_RSV をアップデート

2014 年 1 月 20 日のデザイン アドバイザリ
2014/01/20 - (ザイリンクス アンサー 59035) - 7 シリーズ FPGA GTX/GTH トランシーバー - QPLL が PCIe Gen1/Gen2 でサポートされない

2013 年 11 月 25 日のデザイン アドバイザリ
2013/11/25 - (ザイリンクス アンサー 58244) - 7 シリーズ FPGA GTX トランシーバーのデザイン アドバイザリ - DFE モードの RXDFEXYDEN ポートのアップデート
2013/11/25 - (ザイリンクス アンサー 45360) - Kintex-7 および Virtex-7 FPGA GTX General ES トランシーバーのデザイン アドバイザリ - RX_DFE_KL_CFG2 設定のリファレンスを UG476 に追加

2013 年 10 月 23 日のデザイン アドバイザリ
2013/10/23 - (ザイリンクス アンサー 51554) - Aurora 64B66B v8.1 およびそれ以前のデザイン アドバイザリ - RESET および PMA_INIT 入力が連続するとコアの初期化の一貫性がなくなる

2013 年 9 月 16 日のデザイン アドバイザリ
2013/09/16 - (ザイリンクス アンサー 57193) - Artix-7、Kintex-7、Virtex-7、Zynq-7000 パッケージ - 7 シリーズの熱抵抗値 (Theta-JA、Theta-JB、Theta-JC) をさらに正確な値にアップデート

2013 年 8 月 26 日のデザイン アドバイザリ
2013/08/19 - (ザイリンクス アンサー 57045) - Artix-7/Kintex-7 のデザイン アドバイザリ - CFGBVS をバンク 0 の VCCO に設定する場合、コンフィギュレーションでバンク 14 と 15 を 3.3V または 2.5V にする必要がある

2013 年 8 月 5 日のデザイン アドバイザリ
2013/08/05 - (ザイリンクス アンサー 55009) 7 シリーズ FPGA GTX/GTH/GTP トランーバーのデザイン アドバイザリ - バッファー バイパス モードでの位相アライメントの TX 同期化コントローラー、の IP のアンサーへのリンクをアップデート

2013 年 5 月 20 日のデザイン アドバイザリ
2013/05/16 - (ザイリンクス アンサー 55009) 7 シリーズ FPGA GTX/GTH/GTP トランーバーのデザイン アドバイザリ - バッファー バイパス モードでの位相アライメントの TX 同期化コントローラーの変更 : IP のアンサーへのリンクを追加

2013 年 5 月 13 日のデザイン アドバイザリ
2013/05/13 - (ザイリンクス アンサー 55366) 7 シリーズ FPGA GTX/GTH/GTP トランシーバーのデザイン アドバイザリ - Transceivers Wizard で最適ではない RX 終端使用モードが設定される
2013/05/13 - (ザイリンクス アンサー 55791) 7 シリーズ FPGA Transceivers Wizard のデザイン アドバイザリ - v2.5 のウィザードに必要なアップデート

2013 年 4 月 3 日のデザイン アドバイザリ
2013/04/03 - (ザイリンクス アンサー 55009) 7 シリーズ FPGA GTX/GTH/GTP トランーバーのデザイン アドバイザリ - バッファー バイパス モードでの位相アライメントの TX 同期コントローラーの変更
2013/04/03 - (ザイリンクス アンサー 50906) プロダクション Kintex-7 325T、410T、420T および Virtex-7 485XT、690XT のデザイン アドバイザリ - GES およびプロダクション デバイス間のビットストリーム互換性要件 : 7V690T プロダクションデバイス用にアップデート

2013 年 1 月 21 日のデザイン アドバイザリ
2013/01/17 - (ザイリンクス アンサー 53740) 7 シリーズ Xilinx PCI Express コアのデザイン アドバイザリ - 低温では TXOUTCLK にクロック出力がない

2012 年 12 月 18 日のデザイン アドバイザリ
2012/12/13 - (ザイリンクス アンサー 45360) Kintex-7 および Virtex-7 FPGA GTX トランシーバーのデザイン アドバイザリ : SATA SSC の RXCDR_CFG 設定、OOB を使用しない場合の RXELECIDLEMODE/RXBUF_RESET_ON_EIDLE に関する注記を追加

2012 年 11 月 5 日のデザイン アドバイザリ
2012/10/31 - (ザイリンクス アンサー 50617) Kintex-7/Virtex-7 FPGA プロダクション GTX トランシーバーのデザイン アドバイザリ : 特定デバイスの情報をアップデート : ビットストリーム互換性のセクションをアップデート
2012/10/25 - (ザイリンクス アンサー 50906) プロダクション Kintex-7 325T、410T および Virtex-7 485XT のデザイン アドバイザリ - GES およびプロダクション デバイス間のビットストリーム互換性要件 : 14.3/2012.3 リリース用にアップデート

2012 年 10 月 29 日のデザイン アドバイザリ
2012/10/25 - (ザイリンクス アンサー 52193) 7 シリーズ BPI マルチブートのデザイン アドバイザリ - フォールバックが発生するとフラッシュ アクセスが BPI 非同期モードになる

2012 年 10 月 22 日のデザイン アドバイザリ
2012/10/22 - (ザイリンクス アンサー 45360) Kintex-7 および Virtex-7 FPGA GTX GES トランシーバーのデザイン アドバイザリ : RXCDR_CFG 値をアップデート
2012/10/22 - (ザイリンクス アンサー 50617) Kintex-7 および Virtex-7 FPGA プロダクション GTX トランシーバーのデザイン アドバイザリ : ビットストリームの互換性セクションをアップデート

2012 年 10 月 15 日のデザイン アドバイザリ
2012/10/15 - (ザイリンクス アンサー 51884) Kintex-7/Virtex-7 FPGA GTX プロダクション シリコンの CDR 属性のアップデートに関するデザイン アドバイザリ

2012 年 9 月 10 日のデザイン アドバイザリ
2012/09/10 - (ザイリンクス アンサー 51580) 14.1/14.2 での 7 シリーズ タイミング解析のデザイン アドバイザリ - PERIOD 制約の解析でブロック RAM (BRAM) または FIFO コンポーネントのクロック到達時間が間違っている

デザイン アドバイザリに変更されたアンサー
2012/09/10 - (ザイリンクス アンサー 45781) 7 シリーズ XADC のデザイン アドバイザリ - XADCEnhancedLinearity BitGen オプションの使用
2012/09/10 - (ザイリンクス アンサー 44971) 7 シリーズ XADC のデザイン アドバイザリ - オンチップ基準の精度

2012 年 8 月 20 日のデザイン アドバイザリ
2012/08/17 - (ザイリンクス アンサー 50906) Kintex-7 325T、410T、および Virtex-7 485XT プロダクション デバイスのデザイン アドバイザリ - GES およびプロダクション デバイス間のビットストリーム互換性要件
2012/08/20 - (ザイリンクス アンサー 51296) デザイン アドバイザリ - ISE 14.2 および Vivado 2012.2 リリースでの 7 シリーズ パッケージのフライト タイムの変更について

2012 年 7 月 25 日のデザイン アドバイザリ
2012/07/19 - (ザイリンクス アンサー 47817) Kintex-7 および Virtex-7 GTX トランシーバーのパワー アップ/パワー ダウンのデザイン アドバイザリ : 推奨されるシーケンスに従った場合の追加の電流引き込みについて、電流引き込みの期間、同時パワーアップの情報をアップデートし、FAQ を追加
2012/07/19 - (ザイリンクス アンサー 45360) Kintex-7/Virtex-7 FPGA GTX ES トランシーバーのデザイン アドバイザリ : RX_DFE_XYD_CFG の値をアップデート
2012/07/19 - (ザイリンクス アンサー 50617) Kintex-7/Virtex-7 FPGA プロダクション GTX トランシーバーのデザイン アドバイザリ

2012 年 7 月 2 日のデザイン アドバイザリ
2012/06/28 - (ザイリンクス アンサー 47817) Kintex-7/Virtex-7 GTX トランシーバーのパワー アップのデザイン アドバイザリ
2012/06/28 - (ザイリンクス アンサー 45360) Kintex-7 および Virtex-7 FPGA GTX トランシーバー エンジニアリング サンプル (ES) シリコンのデザイン アドバイザリ : GTX ソフトウェア使用モデルの変更、(ザイリンクス アンサー 43339) の最新 GTXE2_COMMON 使用モデルの変更情報でアップデート

2012 年 5 月 8 日のデザイン アドバイザリ
2012/05/07 - (ザイリンクス アンサー 47248) Kintex-7 FPGA のデザイン アドバイザリ - XC7K325T CES9937 初期エンジニアリング サンプル (IES) は ISE 13.4 でのみサポートされる

2012 年 3 月 26 日のデザイン アドバイザリ
2012/03/22 - (ザイリンクス アンサー 45360) Kintex-7 および Virtex-7 FPGA エンジニアリング サンプル (ES) シリコンの GTX トランシーバーのデザイン アドバイザリ : ハーフレート モードの RXCDR_CFG 設定をアップデート

2012 年 2 月 27 日のデザイン アドバイザリ
2012/02/23 - (ザイリンクス アンサー 45360) Kintex-7 および Virtex-7 FPGA GTX トランシーバーのデザイン アドバイザリ - エンジニアリング サンプル (ES) シリコンの属性のアップデート、問題、および回避策 : RXCDR_CFG 設定および GTX ソフトウェアの既知の問題/使用モードの変更に関する情報を含むアンサーへのリンクを含めてアップデート

2012 年 1 月 30 日のデザイン アドバイザリ
2012/01/24 - (ザイリンクス アンサー 45360) Kintex-7 および Virtex-7 FPGA GTX トランシーバーのデザイン アドバイザリ - エンジニアリング サンプル (GES) シリコンの属性のアップデート、問題、および回避策

2012 年 1 月 16 日のデザイン アドバイザリ
2012/01/10 - (ザイリンクス アンサー 45633) 7 シリーズ MIG DDR3/DDR2 のデザイン アドバイザリ - CKE および ODT のピン配置ルールをアップデート、既存 UCF を検証する必要がある

2011 年 11 月 21 日のデザイン アドバイザリ
2011/11/21 - (ザイリンクス アンサー 44174) - スタートアップ後にフリップフロップおよび SRL を正しく同期化させるためのデザイン アドバイザリ

2011 年 10 月 17 日のデザイン アドバイザリ
2011/10/17 - (ザイリンクス アンサー 44421) 13.2 iMPACT のデザイン アドバイザリ - Kintex-7 に不正な間接プログラム コア ファイルが読み込まれ、デバイスが破損する可能性がある

2011 年 7 月 6 日のデザイン アドバイザリ
2011/07/06 - (ザイリンクス アンサー 42615) 7 シリーズ FPGA トランシーバーのデザイン アドバイザリ - ISE 13.2 デザイン ツールでの GTX ポート名の変更

改訂履歴
2014/05/24 - アンサー 60356 を追加、アンサー 45360 を更新

2014/01/17 - アンサー 59035 を追加
2013/11/22 - アンサー 58244 を追加 アンサー 45360 を更新
2013/10/23 - アンサー 51554 を追加
2013/09/12 - アンサー 57193 を追加
2013/08/05 - アンサー 57045 を更新
2013/05/16 - アンサー 55009 を更新
2013/05/13 - アンサー 55366 および 55791 を追加
2013/04/03 - アンサー 55009 を追加し、アンサー 50906 を更新
2013/01/16 - アンサー 53740 を更新
2012/12/13 - アンサー 45360 を更新
2012/10/31 - アンサー 50617 および 50906 を更新
2012/10/25 - アンサー 52193 を追加
2012/10/18 - アンサー 45360 および 50617 を更新
2012/10/11 - アンサー 51884 を追加
2012/09/10 - アンサー 51508 を追加 アンサー 45781 および 44971 をデザイン アドバイザリに変更
2012/08/20 - アンサー 50906、51926 を追加
2012/07/25 - アンサー 47817、45360 を更新、アンサー 50617 を追加
2012/07/02 - アンサー 47817 を追加、アンサー 45360 を更新
2012/05/08 - アンサー 47248 を追加
2012/03/26 - アンサー 45360 を更新
2012/02/27 - アンサー 45360 を更新
2012/01/30 - アンサー 45360 を追加
2012/01/16 - アンサー 45633 を追加
2011/12/12 - アンサー 44174 のタイトルを変更
2011/11/21 - アンサー 44174 を追加
2011/10/17 - アンサー 44421 を追加
2011/07/06 - 初版


Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
44421 13.2 iMPACT のデザイン アドバイザリ - Kintex-7 に不正な間接プログラム コア ファイルが読み込まれ、デバイスが破損する可能性がある N/A N/A
44174 スタートアップ後にフリップフロップおよび SRL を正しく同期化させるためのデザイン アドバイザリ N/A N/A
50906 Kintex-7 325T、410T、420T および Virtex-7 485XT、690XT、1140XT プロダクション デバイスのデザイン アドバイザリ - GES とプロダクション デバイス間のビットストリームの互換性 N/A N/A
51580 14.1/14.2 での 7 シリーズ タイミング解析のデザイン アドバイザリ - PERIOD 制約の解析でブロック RAM (BRAM) または FIFO コンポーネントのクロック到達時間が不正になる N/A N/A
45781 7 シリーズ XADC デザイン アドバイザリ - XADCEnhancedLinearity BitGen オプションの使用 N/A N/A
44971 7 シリーズ XADC のデザイン アドバイザリ - オンチップ基準の精度 N/A N/A
52193 7 シリーズ BPI マルチブートのデザイン アドバイザリ - フォールバックがあるとフラッシュ アクセスが常に BPI 非同期モードになる N/A N/A
53740 7 シリーズ Xilinx PCI Express コアのデザイン アドバイザリ - 低温では TXOUTCLK にクロック出力がない N/A N/A
55791 7 Series FPGAs Transceivers Wizard のデザイン アドバイザリ - v2.5 のウィザードに必要なアップデート N/A N/A
55366 7 シリーズ FPGA GTX/GTH/GTP トランシーバーのデザイン アドバイザリ - Transceiver Wizard で最適でない RX 終端使用モードが設定される N/A N/A
57045 Artix-7、Kintex-7 のデザイン アドバイザリ - CFGBVS をバンク 0 の VCCO に設定する場合、コンフィギュレーションでバンク 14 および 15 を 3.3V または 2.5V にする必要がある N/A N/A
57193 Artix-7、Kintex-7、Virtex-7、Zynq-7000 パッケージのデザイン アドバイザリ - 7 シリーズの熱抵抗値 (Theta-JA、Theta-JB、Theta-JC) をさらに正確な値にアップデート (多くは大幅に変更) N/A N/A
51554 Aurora 64B66B v8.1 およびそれ以前のバージョンのデザイン アドバイザリ - RESET および PMA_INIT 入力が複数回適用されるとコアの初期化が安定しなくなる N/A N/A
58244 7 シリーズ FPGA GTX トランシーバーのデザイン アドバイザリ - DFE モードでの RXDFEXYDEN ポートのアップデート N/A N/A
59035 7 シリーズ FPGA GTX/GTH トランシーバーのデザイン アドバイザリ - QPLL が PCIe Gen1/Gen2 でサポートされない N/A N/A
62631 Vivado 2014.3 のデザイン アドバイザリ - 7 シリーズおよび UltraScale FPGA の eFUSE レジスタが正しくプログラムされない N/A N/A

Virtex-7 FPGA デザイン アドバイザリのマスター アンサー

デザイン アドバイザリ アンサーは、現在進行中のデザインに影響を与える問題に対して作成され、ザイリンクス アラート通知システムに含められます。

このデザイン アドバイザリでは、Virtex-7 FPGA および Virtex-7 FPGA デザインに影響する問題をリストします。


 
2015 年 1 月 19 日のデザイン アドバイザリ  
 
2015/01/19 - (ザイリンクス アンサー 63110) - 7 Series GTH Transceiver Wizard のデザイン アドバイザリ - Vivado 2013.4 から 2014.4 に移行すると DFE が HOLD に間違って設定されてしまう

2014 年 11 月 10 日のデザイン アドバイザリ
2014/11/10 - (ザイリンクス アンサー 62631) - Vivado 2014.3 のデザイン アドバイザリ - 7 シリーズおよび UltraScale FPGA の eFUSE レジスタが正しくプログラムされない

2014 年 9 月 22 日のデザイン アドバイザリ

2014/09/29 - (ザイリンクス アンサー61875) - QPLL based 7 Series FPGA GTX/GTH デザインのデザイン アドバイザリ - コンフィギュレーション後に最低 500ns は QPLLPD をイネーブルにしないようにする必要がある

2014 年 9 月 1 日のデザイン アドバイザリ

2014/09/01 - (ザイリンクス アンサー 61748) - Vivado 消費電力/XPE のデザイン アドバイザリ - GTH - LPM/DFE モードの MGTAVcc 電流が XPE で低くレポートされる


2014 年 6 月 16 日のデザイン アドバイザリ

2014/06/16 - (ザイリンクス アンサー 60845) - MIG 7 Series RLDRAM3 のデザイン アドバイザリ - 合成およびインプリメンテーションで SIM_BYPASS_INIT_CAL が間違って FAST に設定される

2014/06/16 -  (ザイリンクス アンサー 59294)  - GT ウィザードのデザイン アドバイザリ - CPLL が原因で電源を投入したときに 7 シリーズ GT に電源スパイクが発生する

2014 年 5 月 26 日のデザイン アドバイザリ

2014/05/26 - (ザイリンクス アンサー 60356) - 7 Series FPGAs Transceivers Wizard v3.2 以前のデザイン アドバイザリ - 必要な XDC 制約のアップデート

2014/05/26 - (ザイリンクス アンサー 60489) - 7 Series FPGAs Transceivers Wizard v3.2 以前のデザイン アドバイザリ - GTH/GTP プロダクション RX リセット シーケンスが停滞することがある

2014/05/26 - (ザイリンクス アンサー 45360) - Kintex-7 および Virtex-7 FPGA GTX トランシーバーのデザイン アドバイザリ - SATA Gen 2/Gen 3 の RXCDR_CFG 設定と 6.6 Gbps の PMA_RSV をアップデート

2014 年 1 月 20 日のデザイン アドバイザリ
2014/01/20 - (ザイリンクス アンサー 59035) - 7 シリーズ FPGA GTX/GTH トランシーバー - QPLL が PCIe Gen1/Gen2 でサポートされない

2013 年 11 月 25 日のデザイン アドバイザリ
2013/11/25 - (ザイリンクス アンサー 58244) - 7 シリーズ FPGA GTX トランシーバーのデザイン アドバイザリ - DFE モードの RXDFEXYDEN ポートのアップデート
2013/11/25 - (ザイリンクス アンサー 45360) - Kintex-7 および Virtex-7 FPGA GTX General ES トランシーバーのデザイン アドバイザリ - RX_DFE_KL_CFG2 設定のリファレンスを UG476 に追加

2013 年 10 月 23 日のデザイン アドバイザリ
2013/10/23 - (ザイリンクス アンサー 51554) - Aurora 64B66B v8.1 およびそれ以前のデザイン アドバイザリ - RESET および PMA_INIT 入力が連続するとコアの初期化の一貫性がなくなる

2013 年 9 月 16 日のデザイン アドバイザリ
2013/09/16 - (ザイリンクス アンサー 57193) - Artix-7、Kintex-7、Virtex-7、Zynq-7000 パッケージ - 7 シリーズの熱抵抗値 (Theta-JA、Theta-JB、Theta-JC) をさらに正確な値にアップデート

2013 年 8 月 5 日のデザイン アドバイザリ
2013/08/05 - (ザイリンクス アンサー 55009) 7 シリーズ FPGA GTX/GTH/GTP トランーバーのデザイン アドバイザリ - バッファー バイパス モードでの位相アライメントの TX 同期化コントローラー、の IP のアンサーへのリンクをアップデート

2013 年 7 月 29 日のデザイン アドバイザリ
2013/07/29 - (ザイリンクス アンサー 51625) Virtex-7 FPGA GTH トランシーバーのデザイン アドバイザリ - ES シリコンの QPLL_CFG、QPLL_LOCK_CFG および QPLL_LOCK_CFG 属性のアップデート
2013/07/29 - (ザイリンクス アンサー 56332) Virtex-7 GTH のデザイン アドバイザリ - プロダクション シリコンの QPLL 属性 (QPLL_CFG、QPLL_LOCK_CFG、COMMON_CFG) のアップデート

2013 年 5 月 20 日のデザイン アドバイザリ
2013/05/16 - (ザイリンクス アンサー 55009) 7 シリーズ FPGA GTX/GTH/GTP トランーバーのデザイン アドバイザリ - バッファー バイパス モードでの位相アライメントの TX 同期化コントローラーの変更 : IP のアンサーへのリンクを追加

2013 年 5 月 13 日のデザイン アドバイザリ
2013/05/13 - (ザイリンクス アンサー 55366) 7 シリーズ FPGA GTX/GTH/GTP トランシーバーのデザイン アドバイザリ - Transceivers Wizard で最適ではない RX 終端使用モードが設定される
2013/05/13 - (ザイリンクス アンサー 55791) 7 シリーズ FPGA Transceivers Wizard のデザイン アドバイザリ - v2.5 のウィザードに必要なアップデート

2013 年 4 月 15 日のデザイン アドバイザリ
2013/04/12 - (ザイリンクス アンサー 51625) Virtex-7 FPGA GTH GES トランシーバーのデザイン アドバイザリ : GTHE2_COMMON/BIAS_CFG 使用モードをアップデートし、クロック フォワードと RX リセット シーケンス、TX 同期コントローラーのセクションを追加

2013 年 4 月 3 日のデザイン アドバイザリ
2013/04/03 - (ザイリンクス アンサー 55009) 7 シリーズ FPGA GTX/GTH/GTP トランーバーのデザイン アドバイザリ - バッファー バイパス モードでの位相アライメントの TX 同期化コントローラーの変更
2013/03/26 - (ザイリンクス アンサー 51625) Virtex-7 FPGA GTH GES トランシーバーのデザイン アドバイザリ : RX_DFE_KL_CFG 設定をアップデート
2013/04/03 - (ザイリンクス アンサー 50906) Kintex-7 325T、410T、420T および Virtex-7 485XT プロダクション デバイスのデザイン アドバイザリ - GES とプロダクション デバイス間のビットストリーム互換性要件 : 7V690T プロダクション デバイス用にアップデート

2013 年 3 月 19 日のデザイン アドバイザリ
2013/03/07 - (ザイリンクス アンサー 51625) Virtex-7 FPGA GTH トランシーバーのデザイン アドバイザリ : LMP ポート設定を変更、QPLL_CFG 設定をライン レートから QPLL 周波数に変更

2013 年 2 月 25 日のデザイン アドバイザリ
2013/02/21 - (ザイリンクス アンサー 53779) Virtex-7 FPGA GTH トランシーバーのデザイン アドバイザリ - プロダクション シリコンの RX リセット シーケンス要件 - 新しいリセットが必要な正しい GTH モードの組み合わせを示すようアップデート

2013 年 2 月 18 日のデザイン アドバイザリ
2013/02/15 - (ザイリンクス アンサー 51625) Virtex-7 FPGA GTH GES トランシーバーのデザイン アドバイザリ - PCIe Gen3 の RXCDR_CFG 設定を追加、適応モードになる DFE ポート設定をアップデート

2013 年 2 月 11 日のデザイン アドバイザリ
2013/02/04 - (ザイリンクス アンサー 47128) Virtex-7 FPGA GTH トランシーバーのデザイン アドバイザリ - 初期エンジニアリング サンプル (IES) の属性アップデート、問題、回避策 : PCS_RSVD_ATTR[8] および注記を追加

2013 年 2 月 4 日のデザイン アドバイザリ
2013/01/31 - (ザイリンクス アンサー 53779) Virtex-7 FPGA GTH トランシーバーのデザイン アドバイザリ - プロダクション シリコンの RX リセット シーケンス要件

2013 年 1 月 21 日のデザイン アドバイザリ
2013/01/17 - (ザイリンクス アンサー 53740) 7 Series Xilinx PCI Express コアのデザイン アドバイザリ - 低温では TXOUTCLK にクロック出力がない : アップデート

2013 年 1 月 14 日のデザイン アドバイザリ
2013/01/09 - (ザイリンクス アンサー 51625) Virtex-7 FPGA GTH GES トランシーバーのデザイン アドバイザリ : BIAS_CFG, QPLL_CFG 設定をアップデートし、表に QPLL_CLKOUT_CFG を追加

2012 年 12 月 18 日のデザイン アドバイザリ
2012/12/13 - (ザイリンクス アンサー 51625) Virtex-7 FPGA GTH GES トランシーバーのデザイン アドバイザリ : SATA SSC の RXCDR_CFG 設定および OOB を使用しない場合の RXELECIDLEMODE/RXBUF_RESET_ON_EIDLE に関する注記を追加
2012/12/13 - (ザイリンクス アンサー 45360) Kintex-7 および Virtex-7 FPGA GTX トランシーバーのデザイン アドバイザリ : SATA SSC の RXCDR_CFG 設定、OOB を使用しない場合の RXELECIDLEMODE/RXBUF_RESET_ON_EIDLE に関する注記を追加

2012 年 11 月 13 日のデザイン アドバイザリ
2012/11/09 - (ザイリンクス アンサー 47443) 7 シリーズ FPGA GTH トランシーバーのデザイン アドバイザリ - パワーアップ/パワーダウン : 表 1 にすべてのデバイスとパッケージの情報を追加

2012 年 11 月 5 日のデザイン アドバイザリ
2012/10/31 - (ザイリンクス アンサー 50617) Kintex- および Virtex- FPGA プロダクション GTX トランシーバーのデザイン アドバイザリ : 特定デバイスの情報を追加し、ビットストリームの互換性セクションをアップデート
2012/10/25 - (ザイリンクス アンサー 52193) 7 シリーズ BPI マルチブートのデザイン アドバイザリ - フォールバックが発生するとフラッシュ アクセスが BPI 非同期モードになる
2012/10/25 - (ザイリンクス アンサー 51625) Virtex-7 FPGA GTH トランシーバーのデザイン アドバイザリ - エンジニアリング サンプル (GES) シリコンの属性アップデート、問題、回避策 : 8B/10B の RXCDR_CFG 値を追加

2012 年 10 月 18 日のデザイン アドバイザリ
2012/10/17 - (ザイリンクス アンサー 51625) Virtex-7 FPGA GTH トランシーバーのデザイン アドバイザリ - エンジニアリング サンプル (GES) シリコンの属性アップデート、問題、回避策
2012/10/17 - (ザイリンクス アンサー 51884) Kintex-7 および Virtex-7 FPGA GTX プロダクション シリコンの CDR 属性アップデートに関するデザイン アドバイザリ
2012/10/17 - (ザイリンクス アンサー 47128) Virtex-7 FPGA GTH トランシーバーのデザイン アドバイザリ - IES シリコンの属性アップデート、問題、回避策 : ACJTAG 使用モードの追加

2012 年 9 月 10 日のデザイン アドバイザリ
2012/09/10 - (ザイリンクス アンサー 51580) 14.1/14.2 - 7 シリーズのタイミング解析 - PERIOD 制約の解析でブロック RAM または FIFO コンポーネントのクロック到達時間が不正になる

デザイン アドバイザリにアップグレードされたアンサー
2012/09/10 - (ザイリンクス アンサー 45781) 7 シリーズ XADC - XADCEnhancedLinearity BitGen オプションの使用
2012/09/10 - (ザイリンクス アンサー 44971) 7 シリーズ XADC - オンチップ基準の精度

2012 年 8 月 20 日のデザイン アドバイザリ
2012/08/20 - (ザイリンクス アンサー 51296) デザイン アドバイザリ - ISE 14.2 および Vivado 2012.2 Design Suite での 7 シリーズ パッケージのフライト タイムの変更
2012/08/17 - (ザイリンクス アンサー 50906) Kintex-7 325T、410T、および Virtex-7 485XT プロダクション デバイスのデザイン アドバイザリ - GES およびプロダクション デバイス間のビットストリーム互換性要件
2012/08/17 - (ザイリンクス アンサー 47443) Virtex-7 GTH トランシーバーのパワーアップ/パワーダウンのデザイン アドバイザリで VMGTAVTT の追加電流引き込み値をアップデート

2012 年 8 月 13 日のデザイン アドバイザリ
2012/08/10 - (ザイリンクス アンサー 47128) Virtex-7 GTH 初期 ES トランシーバーのデザイン アドバイザリ : GTHE2_COMMON/BIAS_CFG セクションにサンプル GTHE2_COMMON インスタンシエーションを含め、ISE 14.2/Vivado 2012.2 への参照を追加

2012 年 7 月 30 日のデザイン アドバイザリ
2012/07/27 - (ザイリンクス アンサー 47128) Virtex-7 GTH 初期 ES トランシーバーのデザイン アドバイザリ : GTH 抵抗キャリブレーションに問題がなく、回避策が不要なことを記述

2012 年 7 月 25 日のデザイン アドバイザリ
2012/07/19 - (ザイリンクス アンサー 47443) Virtex-7 GTH トランシーバーのパワーアップ/パワーダウンのデザイン アドバイザリ : 電流引き込み中の同期パワーアップに関する情報および FAQ を追加
2012/07/19 - (ザイリンクス アンサー 47817) Kintex-7/Virtex-7 GTX トランシーバーのパワーアップ/パワーダウンのデザイン アドバイザリ : 推奨シーケンスに従った場合の追加の電流引き込み、電流引き込み期間、同期パワーアップに関する情報および FAQ を追加
2012/07/19 - (ザイリンクス アンサー 45360) Kintex-7/Virtex-7 FPGA GTX ES トランシーバーのデザイン アドバイザリ : RX_DFE_XYD_CFG の値をアップデート
2012/07/19 - (ザイリンクス アンサー 50617) Kintex-7/Virtex-7 FPGA プロダクション GTX トランシーバーのデザイン アドバイザリ

2012 年 7 月 16 日のデザイン アドバイザリ
2012/07/12 - (ザイリンクス アンサー 47128) Virtex-7 GTH 初期 ES トランシーバーのデザイン アドバイザリ : QPLL_CFG および QPLL_LOCK_CFG 値と「GTH トランシーバーのリンク マージンの削減」セクションをアップデート

2012 年 7 月 2 日のデザイン アドバイザリ
2012/06/28 - (ザイリンクス アンサー 47817) Kintex-7/Virtex-7 GTX トランシーバーのパワー アップのデザイン アドバイザリ
2012/06/28 - (ザイリンクス アンサー 47128) Virtex-7 FPGA GTH トランシーバー 初期エンジニアリング サンプル (IES) のデザイン アドバイザリ : 属性およびポート セクションに最新の PMA_RSV2、RX_BIAS_CFG、RXDFEXYDEN 値を追加
2012/06/28 - (ザイリンクス アンサー 45360) Kintex-7 および Virtex-7 FPGA GTX トランシーバーのデザイン アドバイザリ - エンジニアリング サンプル (ES) シリコンの属性のアップデート、問題、および回避策

2012 年 6 月 11 日のデザイン アドバイザリ
2012/06/08 - (ザイリンクス アンサー 47443) 7 シリーズ FPGA GTH トランシーバーのデザイン アドバイザリ - パワーアップ/パワーダウン : アップデート

2012 年 5 月 28 日のデザイン アドバイザリ
2012/05/24 - (ザイリンクス アンサー 47128) Virtex-7 FPGA GTH トランシーバーのデザイン アドバイザリ : GTHE2_COMMON および終端使用モード、初期 ES エラッタのセクションを追加し、抵抗キャリブレーション セクションをアップデート

2012 年 5 月 15 日のデザイン アドバイザリ
2012/05/14 - (ザイリンクス アンサー 47128) デザイン アドバイザリのタイトルを「Virtex-7 FPGA GTH トランシーバーのデザイン アドバイザリ - 初期エンジニアリング サンプル (IES) シリコンの属性アップデート、問題、回避策」にアップデートし、「抵抗キャリブレーションの問題」のセクションを追加、BIAS_CFG 設定をアップデート

2012 年 5 月 8 日のデザイン アドバイザリ
2012/05/03 - (ザイリンクス アンサー 47128) Virtex-7 FPGA GTH トランシーバーのデザイン アドバイザリ - 初期エンジニアリング サンプル (IES) の属性アップデート、問題、回避策
2012/05/03 - (ザイリンクス アンサー 47443) 7 シリーズ FPGA GTH トランシーバーのデザイン アドバイザリ - パワーアップ/パワーダウン

2012 年 4 月 30 日のデザイン アドバイザリ
2012/04/30 - (ザイリンクス アンサー 47342) Virtex-7 GTH シリアル トランシーバーのデザイン アドバイザリ - パッケージ図の訂正

2012 年 1 月 16 日のデザイン アドバイザリ
2012/01/10 - (ザイリンクス アンサー 45633) 7 シリーズ MIG DDR3/DDR2 のデザイン アドバイザリ - CKE および ODT のピン配置ルールをアップデート、既存 UCF を検証する必要がある

2011 年 11 月 21 日のデザイン アドバイザリ
2011/11/21 - (ザイリンクス アンサー 44174) - スタートアップ後にフリップフロップおよび SRL を正しく同期化させるためのデザイン アドバイザリ

2011 年 7 月 6 日のデザイン アドバイザリ
2011/07/06 - (ザイリンクス アンサー 42615) 7 シリーズ FPGA トランシーバーのデザイン アドバイザリ - ISE Design Suite 13.2 での GTX ポート名の変更

改訂履歴

2014/05/24 - アンサー 60356、60489 を追加、アンサー 45360 を更新

2014/01/17 - アンサー 59035 を追加
2013/11/22 - アンサー 58244 を追加、アンサー 45360 を更新
2013/10/23 - アンサー 51554 を追加
2013/09/12 - アンサー 57193 を追加
2013/08/05 - アンサー 55009 を更新
2013/07/29 - アンサー 56332 を追加、アンサー 51625 を更新
2013/05/16 - アンサー 55009 を更新
2013/05/13 - アンサー 55366 および 55791 を追加
2013/04/12 - アンサー 51625 を更新
2013/04/03 - アンサー 55009 を追加、アンサー 51625 および 50906 を更新
2013/03/07 - アンサー 51625 を更新
2013/02/21 - アンサー 53779 を更新
2013/02/15 - アンサー 51625 を更新
2013/02/04 - アンサー 47128 を更新
2013/01/31 - アンサー 53779 を追加
2013/01/17 - アンサー 53740 を追加
2013/01/16 - アンサー 53788 を追加
2013/01/09 - アンサー 51625 を更新
2012/12/13 - アンサー 51625 および 45360 を更新
2012/11/09 - アンサー 47443 を更新
2012/10/31 - アンサー 52193 を追加、アンサー 51625、50617 を更新
2012/10/18 - アンサー 51625、51884 を追加、アンサー 47128 を更新
2012/09/10 - アンサー 51508 を追加、アンサー 45781 および 44971 をデザイン アドバイザリに変更
2012/08/20 - アンサー 50906 および 51296 を追加、アンサー 47443 を更新
2012/08/13 - アンサー 47128 を更新
2012/07/30 - アンサー 47128 を更新
2012/07/19 - アンサー 47443、47817、45360 を更新、アンサー 50617 を追加
2012/07/12 - アンサー 47128 を更新
2012/06/28 - アンサー 47817 を追加
2012/06/28 - アンサー 47128 を更新
2012/06/28 - アンサー 45360 を追加
2012/06/11 - アンサー 47443 を更新
2012/05/28 - アンサー 47128 を更新
2012/05/15 - アンサー 47128 を更新
2012/05/08 - アンサー 47128 および 47443 を追加
2012/04/30 - アンサー 47342 を追加
2012/01/10 - アンサー 45633 を追加
2011/12/12 - アンサー 44174 のタイトルを変更
2011/11/21 - アンサー 44174 を追加
2011/07/06 - 初版



Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
44174 スタートアップ後にフリップフロップおよび SRL を正しく同期化させるためのデザイン アドバイザリ N/A N/A
50906 Kintex-7 325T、410T、420T および Virtex-7 485XT、690XT、1140XT プロダクション デバイスのデザイン アドバイザリ - GES とプロダクション デバイス間のビットストリームの互換性 N/A N/A
51296 デザイン アドバイザリ - ISE 14.2 および Vivado 2012.2 Design Suite リリースでの 7 シリーズ パッケージのフライト タイムの変更について N/A N/A
51580 14.1/14.2 での 7 シリーズ タイミング解析のデザイン アドバイザリ - PERIOD 制約の解析でブロック RAM (BRAM) または FIFO コンポーネントのクロック到達時間が不正になる N/A N/A
45781 7 シリーズ XADC デザイン アドバイザリ - XADCEnhancedLinearity BitGen オプションの使用 N/A N/A
44971 7 シリーズ XADC のデザイン アドバイザリ - オンチップ基準の精度 N/A N/A
55791 7 Series FPGAs Transceivers Wizard のデザイン アドバイザリ - v2.5 のウィザードに必要なアップデート N/A N/A
55366 7 シリーズ FPGA GTX/GTH/GTP トランシーバーのデザイン アドバイザリ - Transceiver Wizard で最適でない RX 終端使用モードが設定される N/A N/A
57193 Artix-7、Kintex-7、Virtex-7、Zynq-7000 パッケージのデザイン アドバイザリ - 7 シリーズの熱抵抗値 (Theta-JA、Theta-JB、Theta-JC) をさらに正確な値にアップデート (多くは大幅に変更) N/A N/A
51554 Aurora 64B66B v8.1 およびそれ以前のバージョンのデザイン アドバイザリ - RESET および PMA_INIT 入力が複数回適用されるとコアの初期化が安定しなくなる N/A N/A
58244 7 シリーズ FPGA GTX トランシーバーのデザイン アドバイザリ - DFE モードでの RXDFEXYDEN ポートのアップデート N/A N/A
59035 7 シリーズ FPGA GTX/GTH トランシーバーのデザイン アドバイザリ - QPLL が PCIe Gen1/Gen2 でサポートされない N/A N/A
62631 Vivado 2014.3 のデザイン アドバイザリ - 7 シリーズおよび UltraScale FPGA の eFUSE レジスタが正しくプログラムされない N/A N/A

主な問題

ザイリンクス 7 シリーズ FPGA ソリューション センター - 重要な問題

このアンサーでは、7 シリーズ FPGA に関連した既知の問題へのリンクをリストしています。

注記 : このアンサーは、ザイリンクス 7 シリーズ FPGA ソリューション センター (ザイリンクス アンサー 46370) の一部です。7 シリーズ FPGA ソリューション センターには、7 シリーズ デバイスに関する質問を解決するのに役立つ情報が掲載されています。

(ザイリンクス アンサー 40905) - 7 シリーズ FPGA の一般的な質問や既知の問題についてのアンサーです。
(ザイリンクス アンサー 43347) - Kintex-7 初期エンジニアリング サンプルの既知の問題をリストしたマスター アンサー レコードです。
(ザイリンクス アンサー 45696) - Kintex-7 エンジニアリング サンプルの既知の問題をリストしたマスター アンサー レコードです。
(ザイリンクス アンサー 43423) - Virtex-7 初期エンジニアリング サンプルの既知の問題をリストしたマスター アンサー レコードです。
(ザイリンクス アンサー 46345) - Virtex-7 485T エンジニアリング サンプルの既知の問題をリストしたマスター アンサー レコードです。
Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
40905 7 シリーズ - 7 シリーズ FPGA に関連した ISE 13.x ソフトウェアの既知の問題 N/A N/A
43347 Kintex-7 - 初期エンジニアリング サンプル (ES) の既知の問題のマスター アンサー N/A N/A
45696 Kintex-7 - エンジニアリング サンプル (ES) の既知の問題のマスター アンサー N/A N/A
43423 Virtex-7 初期 ES に関する既知の問題のマスター アンサー N/A N/A
46345 Virtex-7 485T ES - 既知の問題およびマスター アンサー N/A N/A