AR# 46375

配置配線 - 「DRC WARNING:PhysDesignRules:372 - Gated clock. Clock net length_module/length_out is sourced by a combinatorial pin」というエラーメッセージが表示される

説明

次の警告メッセージが表示されます。

PhysDesignRules:372 - Gated clock. Clock net length_module/length_out is sourced by a combinatorial pin.

ソリューション

クロックネット length_module/length_out の 1 つが組み合わせロジックによって提供され、ゲーテッドクロックとなるため、この警告メッセージが表示されます。

ザイリンクスでは、ゲーテッドクロックではなく CLB クロックイネーブルピンの使用を推奨しています。

ゲーテッドクロックは、グリッチの発生、クロック遅延やクロックスキューの増加、その他好ましくない影響の要因となる可能性があります。

クロックイネーブルを使用することで、クロックリソースを節約し、タイミング特性やデザイン解析を向上することができます。

詳細は、ユーザーガイド (http://japan.xilinx.com/support/documentation/sw_manuals_j/xilinx11/sim.pdf) の 65 ページを参照してください。

ビットストリームの生成時またはボードの検証時に問題が発生しない場合は、この警告メッセージを無視しても問題ありません。

CE を替わりに使用する場合も、上記のユーザーガイドを参照してください。

このアンサーレコードはお役に立ちましたか?

AR# 46375
日付	03/23/2015
ステータス	アクティブ
種類	一般
ツール	ISE Design Suite

このページをブックマークに追加

開発者リソース

AR# 46375

配置配線 - 「DRC WARNING:PhysDesignRules:372 - Gated clock. Clock net length_​module/​length_​out is sourced by a combinatorial pin」というエラー メッセージが表示される

説明

ソリューション

配置配線 - 「DRC WARNING:PhysDesignRules:372 - Gated clock. Clock net length_module/length_out is sourced by a combinatorial pin」というエラーメッセージが表示される