UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 46391

7 Series MIG v1.4 - タイミングが満たされていれば reset_n は任意のバンクに移動可能

説明

MIG GUI では、reset_n 信号をメモリ インターフェイスの含まれているバンク以外 (別の列) に配置できません。この信号は非同期であるため、配線済みデザインがタイミングを満たしていれば、この信号をほかのバンクに配置できないという FPGA 上の制限はありません。

ソリューション

現在の GUI の制限は、特性化に基づいて設定されています。この信号は非同期であるため、配線済みデザインでタイミングが満たされていれば、この信号をほかのバンクに配置できないという FPGA 上の制限はありません。通常の FPGA タイミングが満たされていれば、reset_n 信号を任意の列の任意のバンクに移動しても問題ありません。
AR# 46391
作成日 02/22/2012
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般
IP
  • MIG
  • MIG 7 Series