AR# 46426

ChipScope Pro - PlanAhead に ChipScope コアを挿入すると未接続ポートが生成される

説明


13.3 および 13.4 デザイン ツールでは、PlanAhead に ChipScope コアを挿入すると未接続ポートが生成されます。BitGen では次のような DRC エラーが表示されます。

"ERROR:PhysDesignRules:10 - The network <xxxx_cs_ila_0_0> is completely unrouted."

ソリューション

この問題を避けるには、BitGen の DRC でレポートされているネットに KEEP 属性を追加し、XST およびインプリメンテーションまで再実行します。
AR# 46426
日付 05/07/2012
ステータス アクティブ
種類 一般
ツール