UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

このページをブックマークに追加

AR# 46426

ChipScope Pro - PlanAhead に ChipScope コアを挿入すると未接続ポートが生成される

説明


13.3 および 13.4 デザイン ツールでは、PlanAhead に ChipScope コアを挿入すると未接続ポートが生成されます。BitGen では次のような DRC エラーが表示されます。

"ERROR:PhysDesignRules:10 - The network <xxxx_cs_ila_0_0> is completely unrouted."

ソリューション

この問題を避けるには、BitGen の DRC でレポートされているネットに KEEP 属性を追加し、XST およびインプリメンテーションまで再実行します。
AR# 46426
日付 05/07/2012
ステータス アクティブ
種類 一般
ツール
  • ChipScope Pro - 13.3
  • ChipScope Pro - 13.4
  • ChipScope Pro - 14.1