UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 46493

7 シリーズ FPGA デザイン アシスタント - 7 シリーズ FPGA でのクロッキング構造の設計

説明

7 シリーズのクロッキング構造は CMT タイルで構成されており、各タイルには MMCM (Mixed Mode Clock Manager)、PLL、および Phaser ブロックがそれぞれ 1 つずつ含まれています。デバイス全体にクロックを配線するため、異なるタイプのバッファーを使用できます。クロックは、クロック兼用入力を使用してデバイスに供給する必要があります。このアンサーでは、7 シリーズ FPGA のクロッキング構造の設計について説明します。

注記: このアンサーは、ザイリンクス 7 シリーズ FPGA ソリューション センター (Xilinx Answer 46370) の一部です。 ザイリンクス 7 シリーズ FPGA ソリューション センターには、7 シリーズ デバイスに関するすべての質問事項が記述されています。7 シリーズ FPGA を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス 7 シリーズ FPGA ソリューション センターから情報を入手してください。

ソリューション

MMCM

7 シリーズ デバイス ファミリで使用可能な MMCM (Mixed Mode Clock Manager) には、次の機能があります。

  • パワーダウン モード
  • 周波数合成
  • 入力クロック切り替え
  • 分数除算
  • ダイナミック位相シフト

PLL

7 シリーズ デバイス ファミリの PLL には、MMCM と同じ機能が多く備わっていますが、次のような違いがあります。

  • VCO 周波数範囲の最小値および最大値が高い
  • 分数除算がない
  • ダイナミック位相シフトがない
  • O0 から O5 までの 6 つの出力クロック (MMCM の場合は O0 から O6)
  • 出力クロックの 4 つに対して補数出力なし

Phaser

CMT タイルの Phaser ブロックは、メモリ インターフェイスと一緒に使用されます。このブロックは、MIG (Memory Interface Generator) ツールを使用している場合にのみサポートされます。MIG の詳細は、MIG ソリューション センター (Xilinx Answer 34243) を参照してください。

Clocking Wizard の使用

デザインに MMCM または PLL を使用する場合は、CORE Generator からアクセスできる Clocking Wizard を使用することを推奨します。このウィザードを使用すると、デザインのニーズに基づいて MMCM/PLL を生成できます。Clocking Wizard へのアクセス方法など、ウィザードの詳細は、(Xilinx Answer 46504) を参照してください。

クロック バッファー

クロック領域を設定する必要がある場合や、イネーブルまたはセレクト信号でクロックを制御する必要がある場合は、デバイスで使用できるバッファーにさまざまなオプションがあります。7 シリーズ デバイス ファミリで使用できるバッファーの種類については、(Xilinx Answer 46505) を参照してください。

クロック兼用入力

上記のさまざまなクロッキング構造のタイミングを確実にするために、クロック兼用入力と呼ばれる差動クロック ピンのペアがあります。外部ユーザー クロックは、このピンを使用して FPGA に供給する必要があります。この詳細およびピン配置ルールについては、http://japan.xilinx.com/support/documentation/user_guides/j_ug472_7Series_Clocking.pdf からダウンロードできる 『7 シリーズ FPGA クロッキング リソース ユーザー ガイド』 (UG472) の「クロック兼用入力 (CCIO)」セクションを参照してください。


クロック接続

クロック接続のルールおよび制限事項については、次のリンクからダウンロードできる『7 シリーズ FPGA クロッキング リソース ユーザー ガイド』 (UG472) の「クロック接続のまとめ」セクションを参照してください。

http://japan.xilinx.com/support/documentation/user_guides/j_ug472_7Series_Clocking.pdf

アンサー レコード リファレンス

関連アンサー レコード

AR# 46493
日付 11/23/2016
ステータス アクティブ
種類 一般
デバイス
  • Artix-7
  • Kintex-7
  • Virtex-7
このページをブックマークに追加