このアンサーでは、タイミングの改善やブロック RAM 使用率の低減のために分散メモリを使用する方法について説明します。
注記 : このアンサーは、ザイリンクス 7 シリーズ FPGA ソリューション センター (ザイリンクス アンサー 46370) の一部です。 7 シリーズ FPGA ソリューション センターには、7 シリーズ デバイスに関する質問を解決するのに役立つ情報が掲載されています。7 シリーズ FPGA を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス 7 シリーズ FPGA ソリューション センターから情報を入手してください。
分散メモリはデバイスのスライス ロジックを使用してインプリメントされるメモリ エレメントです。ブロック RAM を使い切ってしまったプロジェクトでは、RAM および ROM のインプリメントに分散メモリを使用できます。
さらに、タイミングがクリティカルな場合に、タイミングを満たしやすくするために分散メモリを使用することもできます。分散メモリはスライス ロジックにインプリメントされるため、タイミングがクリティカルなエリアにあるロジックの近くに配線できます。
分散メモリをベースにしたメモリ エレメントをデザインにインプリメントするのに LogiCORE Distributed Memory Generator コアを使用できます。このコアの詳細は、LogiCORE IP Distributed Memory Generator のウェブページを参照してください。 ペイン右側の資料セクションからは、このコアのデータシート http://japan.xilinx.com/content/xilinx/ja/products/intellectual-property/dist_mem_gen.html を参照できます。
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 46517 | 7 シリーズ FPGA デザイン アシスタント - 7 シリーズ FPGA での I/O、PCIe、EMAC、DSP、および XADC のデザイン | N/A | N/A |
| 46513 | 7 シリーズ FPGA デザイン アシスタント - 7 シリーズ FPGA でのブロック RAM および FIFO のデザイン | N/A | N/A |
| 46506 | 7 シリーズ FPGA デザイン アシスタント - 7シリーズ FPGA でのコンフィギャブル ロジックのデザイン | N/A | N/A |
| AR# 46509 | |
|---|---|
| 日付 | 11/10/2014 |
| ステータス | アクティブ |
| 種類 | 一般 |
| デバイス | |