2. サポート
  3. AR# 46513: 7 Series FPGA Design Assistant - Designing Block RAM and FIFO structures in 7 Series FPGAs

AR# 46513

7 シリーズ FPGA デザイン アシスタント - 7 シリーズ FPGA でのブロック RAM および FIFO のデザイン

説明


このアンサーでは、7 シリーズ FPGA でのブロック RAM および FIFO ブロックの使用方法について説明します。

注記 : このアンサーは、ザイリンクス 7 シリーズ FPGA ソリューション センター (ザイリンクス アンサー 46370) の一部です。ザイリンクス 7 シリーズ FPGA ソリューション センターには、7 シリーズ デバイスに関連するすべての質問への回答が含まれています。 7 シリーズ FPGA を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス 7 シリーズ FPGA ソリューション センターから情報を入手してください。

ソリューション

7 シリーズ FPGA のビルトイン ブロック RAM および FIFO プリミティブは、RAM、ROM、および FIFO ブロックのインプリメンテーションに使用できます。ブロック RAM および FIFO はパフォーマンス用に最適化されていて、またスライス ロジックからのリソースを多く使用することなくデザインに RAM、ROM、または FIFO ブロックをインプリメントすることができます。

ブロック RAM および FIFO の詳細は、『7 Series FPGAs Memory Resources User Guide』 (UG473) を参照してください。使用方法に慣れるためユーザー ガイドをよくお読みください。
http://japan.xilinx.com/support/documentation/user_guides/ug473_7Series_Memory_Resources.pdf

また、ブロック RAM および FIFO ブロックの異なるインプリメント方法については、次のアンサーを参照してください。
(ザイリンクス アンサー 46515) - HDL コードでのブロック RAM および FIFO プリミティブの自動推論方法
(ザイリンクス アンサー 46516) - CORE Generator を使用し HDL コードでブロック RAM および FIFO ブロックを設定する方法

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
46516 7 シリーズ FPGA デザイン アシスタント - CORE Generator を使用したブロック RAM および FIFO の設定 N/A N/A
46515 7 シリーズ FPGA デザイン アシスタント - HDL コードでのブロック RAM および FIFO プリミティブの自動推論方法 N/A N/A
46504 7 シリーズ FPGA デザイン アシスタント - Clocking Wizard の情報 N/A N/A
46505 7 シリーズ FPGA デザイン アシスタント - クロック バッファーの使用 N/A N/A
46509 7 シリーズ FPGA デザイン アシスタント - デバイスでの分散メモリの使用 N/A N/A
46510 7 シリーズ FPGA デザイン アシスタント - デバイスでのロジック制御の設定 N/A N/A
46511 7 シリーズ FPGA デザイン アシスタント - リソース使用率を抑えるための SRL の使用方法 N/A N/A
46512 7 シリーズ FPGA デザイン アシスタント - サードパーティ合成ツールの最適化機能の使用 N/A N/A
46489 7 シリーズ FPGA デザイン アシスタント - 7 シリーズ FPGA のデザイン作成 N/A N/A
AR# 46513
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス