AR# 46515

7 シリーズ FPGA デザインアシスタント - HDL コードでのブロック RAM および FIFO プリミティブの自動推論方法

このアンサーでは、HDL コードでのブロック RAM および FIFO プリミティブの自動推論方法について説明します。

注記: このアンサーは、ザイリンクス 7 シリーズ FPGA ソリューションセンター (Xilinx Answer 46370) の一部です。

ザイリンクス 7 シリーズ FPGA ソリューションセンターには、7 シリーズデバイスに関するすべての質問に対する回答が掲載されています。

7 シリーズ FPGA を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス 7 シリーズ FPGA ソリューションセンターから情報を入手してください。

ブロック RAM および FIFO は HDL コードで正しくインプリメントされていれば自動推論されます。

『XST ユーザーガイド』 (UG627) では、デザインでブロック RAM または FIFO を推論させるためのコード記述について詳細に説明されています。

さらに『デザインパフォーマンス向上のための HDL コーディング法』 (WP231) では、ブロック RAM のパフォーマンスを最適化するために使用できるコーディング手法について追加情報を提供しています。

「ブロック RAM のパフォーマンスを最大化」セクションを参照してください。

このアンサーレコードはお役に立ちましたか?