説明

このアンサーでは、HDL コードでのブロック RAM および FIFO プリミティブの自動推論方法について説明します。

注記 : このアンサーは、ザイリンクス 7 シリーズ FPGA ソリューション センター (Xilinx Answer 46370) の一部です。7 シリーズ FPGA ソリューション センターには、7 シリーズ デバイスに関する質問に対する回答が掲載されています。

7 シリーズ FPGA を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス 7 シリーズ FPGA ソリューション センターから情報を入手してください。

ソリューション

ブロック RAM および FIFO は HDL コードで正しくインプリメントされていれば自動推論されます。 『XST ユーザー ガイド』 (UG627) では、デザインでブロック RAM または FIFO を推論させるためのコード記述について詳細に説明されています。

http://japan.xilinx.com/support/documentation/sw_manuals/xilinx13_4/xst.pdf

特に、「RAM/ROM の HDL コーディング手法」に、ブロック RAM を使用して構築された RAM および ROM の推論について詳しく記載されています。

さらに、「デザイン パフォーマンス向上のための HDL コーディング法」 (WP231) では、ブロック RAM の性能を最適化するコーディング テクニックについて詳しく説明されています。

「ブロック RAM のパフォーマンスを最大化」セクションを参照してください。

http://japan.xilinx.com/support/documentation/white_papers/j_wp231.pdf

アンサー レコード リファレンス

関連アンサー レコード