UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 46535

KC705 ユーザー ガイド (UG810) - 表 1-24 の GPIO_DIP_SW0 ピン配置情報の問題

説明

『Kintex-7 FPGA 用 KC705 評価ボード ユーザー ガイド』 v1.0 (UG810) の KC705 評価ボードの表 1-24 には、GPIO_DIP_SW0 の FPGA ピンが AB25 と記述されていますが、 KC705 の回路図および UCF には GPIO_DIP_SW0 の FPGA ピンは Y29 と記述されています。

GPIO_DIP_SW0 にはどちらの FPGA ピンが正しいですか。

ソリューション

正しいのは回路図および UCF です。 GPIO_DIP_SW0 は Kintex-7 デバイスの FPGA ピン Y29 に接続されます。

『Kintex-7 FPGA 用 KC705 評価ボード ユーザー ガイド』 v1.1 (UG810) の表 1-26 には、正しい情報が記載されています。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
45934 Kintex-7 FPGA KC705 評価キット - 既知の問題およびリリース ノートのマスター アンサー N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
45934 Kintex-7 FPGA KC705 評価キット - 既知の問題およびリリース ノートのマスター アンサー N/A N/A
AR# 46535
作成日 02/27/2012
最終更新日 01/13/2014
ステータス アクティブ
タイプ 一般
Boards & Kits
  • Kintex-7 FPGA KC705 評価キット