UPGRADE YOUR BROWSER
We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
個人情報方針に重要な変更を加えました。
ザイリンクスのアクセラレーテッド クラウド サービス パートナーの詳細
ザイリンクス テクノロジで実現した製品紹介
Documentation Navigator 今すぐダウンロード
コミュニティ フォーラム 今すぐ登録 !
今すぐ Xilinx Go Mobile App をダウンロード !
ユーザー名またはパスワードをお忘れですか。
ザイリンクス アカウントをお持ちですか。アカウントを作成してください。
サインインすることで、ザイリンクスの利用規約および個人情報方針に同意したことになります。
デザインに次のような制約が含まれます。
set_false_path -from [get_ports tss_clk] -to [all_registers -edge_triggered]
デザインに対して write_xdc を実行すると all_registers が展開されるので、すべてのセルが定義されてしまい、表示が見にくくなりました。