AR# 46616

13.4 Virtex-6 GTH IBERT - コアでタイミングが満たされない

説明

13.4 で Virtex-6 FPGAGTH IBERT デザインを生成すると、タイミングの問題が原因でインプリメンテーションでエラーが発生します。

ソリューション


これは、Virtex-6 GTH IBERT コアに対して 13.4 で発生する既知の問題です。 XST 合成では IBERT コアの生成に対して最大ファンアウトが 2 に設定されていますが、これによりリソースが複製され、コアのタイミングを満たすのが困難になります。この問題は、ISE Design Suite 14.1 で修正される予定です。

この問題を回避するには、次のディレクトリにある Tcl ファイル (custom_targets.tcl) を修正します。97 行目の「setXSTOption max_fanout2,」を削除し、保存して閉じ、IBERT コアを再生成します。Tcl スクリプトを変更する前に、ザイリンクス ツールを閉じてください。

<Install_location>\ISE_DS\ISE\coregen\iprepo\Chipscope\pcores\chipscope_ibert_virtex6_gth_v2_03_a\tooldata\coregen\generation

これでも IBERT コアのタイミングが満たされない場合は、(ザイリンクス アンサー 44849) のタイミングを満たすための推奨事項を参照してください。
AR# 46616
日付 05/19/2012
ステータス アーカイブ
種類 既知の問題
デバイス
ツール
IP