UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 46624

AXI Bridge for PCI Express - Root Port コンフィギュレーションを使用すると、BAR をターゲットにしないパケットが AXI メモリ マップ ブリッジに渡される可能性がある

説明

問題のあったバージョン : 1.02.a
修正されたバージョンおよびその他の既知の問題は、(ザイリンクス アンサー 44969) を参照してください。

Root Port モードでの動作で、入力 TLP が BAR を逃しても AXI メモリ マップ ブリッジに渡されます。しかし、ブリッジではこの TLP が BAR を逃したことが認識されず、TLP で読み出しまたは書き込みアドレスが破損する可能性があります。

ソリューション


実際のシステムで間違ったアドレスで TLP を受信することは稀なため、この問題に直面する可能性は低いと思われます。

この問題は、ISE 14.1 でリリースされる v1.03a で修正されています。ISE 14.1 がリリースされる前にこの問題を解決する必要がある場合は、テクニカル サポートからウェブケースを開き、このアンサーの番号をお知らせください。

改訂履歴
2012/03/05 - 問題が修正されたバージョンのアンサーへのリンクを修正
2012/03/05 - 初版

注記 :「問題のあるバージョン」は、最初に問題が発見されたバージョンです。問題はそれより以前のバージョンでも発生していた可能性がありますが、古いバージョンではそれを検証するテストは実行されていませんでした。

アンサー レコード リファレンス

マスター アンサー レコード

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
44969 AXI Bridge for PCI Express - ISE 14.7 までの全バージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 46624
作成日 03/02/2012
最終更新日 05/20/2012
ステータス アクティブ
タイプ 既知の問題
IP
  • AXI PCI Express (PCIe)