UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 46635

AutoESL - System Generator および AutoESL の統合 Costas Loop リファレンス デザイン

説明


添付されているリファレンス デザインは、C++ ソースから AutoESL ツールを使用して生成された HDL を、ブラック ボックス フローを使用して System Generator デザインに統合するフローの例です。

System Generator デザインは、デモ デザインの Costas Loop です。単純な複素乗算器モジュールが C で書かれており、単純なインターフェイスおよびゼロ レイテンシで AutoESL を使用して合成されています。この場合、パスにサンプル遅延を容認することはできません。

System Generator デザインは、HDL ブラック ボックス フローを使用して HDL モジュールを統合します。

デザイン言語 (HDL/SW) : System Generator、AutoESL

ソリューション


デザインの説明 :

このアンサーには ZIP ファイルが 1 つリンクされており、このファイル内の costas_loop というディレクトリに、AutoESL プロジェクトおよび System Generator プロジェクトがあります。System Generator プロジェクトにはモデルおよび config.m ファイル (cmplx_mult_top_config.m) が含まれていて、このファイルを使用して System Generator のブラック ボックス コンポーネントを VHDL ソースにリンクさせます。




costas_loop_aesl_example.zip

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47431 ザイリンクス Vivado HLS ソリューション センター - デザイン アシスタント N/A N/A
AR# 46635
作成日 06/04/2012
最終更新日 11/29/2012
ステータス アクティブ
タイプ 一般
ツール
  • AutoESL - 2011.4
  • AutoESL - 2011.3
  • AutoESL - 2011.4.2
  • AutoESL - 2012.1