AR# 46720

7 シリーズ FPGA デザイン アシスタント - 一般的なクロック設定のトラブルシュート

説明


このアンサーでは、7 シリーズ FPGA デザインのクロック設定に関する一般的な問題のソリューションを説明します。


注記 : このアンサーは、ザイリンクス 7 シリーズ FPGA ソリューション センター (ザイリンクス アンサー 46370) の一部です。ザイリンクス 7 シリーズ FPGA ソリューション センターには、7 シリーズ デバイスに関連するすべての質問への回答が含まれています。 7 シリーズ FPGA を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス 7 シリーズ FPGA ソリューション センターから情報を入手してください。

ソリューション


クロックのロック、出力クロックのジッター過多など、クロックに関するさまざまな問題のソリューションをこのアンサーでは提供しています。

どのクロック供給デザインでも常に次の点を確認してください。

MMCM/PLL がデータシートの範囲内で動作していることを確認

MMCM/PLL が 7 シリーズのデータシートの範囲内で動作していることを確認該当するデータシートで MMCM/PLL 仕様を確認するには、こちらをご覧ください。

http://japan.xilinx.com/support/documentation/7_series_data_sheets.htm

入力クロック仕様、VCO 周波数、出力仕様は、必ずデータシートの範囲内に設定してください。範囲外の値に設定すると、予期外の動作が発生したり、PLL/MMCM がまったく機能しなかったりする可能性があります。

入力クロックのジッターを確認

MMCM および PLL には、入力クロックのジッターに最大許容値が設けられています。この情報もデータシートに記載されています。オシレーター製造業者から提供されているジッター仕様をデータシートで常にチェックし、オシロスコープを使用してこの値を確認してください。正確な測定を行うため、適切なオシロスコープおよびプローブ タイプを使用してください。FPGA のピンで常に測定してください。ボード デザイン上、これが可能でない場合は、できる限りそのピンに近い場所で測定を行います。

出力クロック ジッターの予測には Clocking Wizard を使用

MMCM/PLL のクロック供給コンフィギュレーションを生成するには Clocking Wizard を使用します。これは CORE Generator から利用できます。このウィザードは、システムの出力クロックに予測されるジッター量も計算します。これは予想値でしかなく、実際の値はこの値より上下する可能性があります。また、デザインでスイッチングが多く見られる場合はクロックの出力ジッターが増加する可能性があります。

一般的なクロッキング問題をデバッグするのに役立つ推奨事項は次のとおりです。



バンド幅属性を該当オプションに設定

MMCM/PLL からの出力クロック ジッターが低くなければならない場合、BANDWIDTH 属性を LOW に設定します。これで、出力クロックのジッター量が低減されますが、MMCM/PLL の出力クロックのスタティック オフセットが増加します。出力クロックのジッター量がシステム上あまり重要出ない場合は、この属性を OPTIMIZED に設定します。



FPGA の電源供給をプローブ

MMCM/PLL はどちらも FPGA の VCCAUX から電源供給されています。FPGA の電源供給にノイズがあると、FPGA の機能に問題は発生する可能性があります。VCCINT、VCCAUX、および GND プレーンをチェックし、電源プレーンに電圧ノイズがないか監視します。供給にノイズが多い場合は、電源供給のデカップリングに関する推奨事項に沿ってください。これらの推奨事項は『7 Series FPGA PCB Design and Pin Planning User Guide』を参照してください。

http://japan.xilinx.com/support/documentation/user_guides/ug483_7Series_PCB.pdf



MMCM/PLL のみを含むテストケースを実行

特定部の機能に問題がないことを確認するには、デザインの一部を隔離するのがよいでしょう。デザインが MMCM/PLL のみに隔離されているとき MMCM/PLL が問題なく動作する場合、何か別のことが原因で問題が発生している可能性があります。隔離されたデザインで、動作に変化が見られるかどうかを確認するため、スコープを使用し電源プレーンおよび出力クロックを監視してください。デザインが隔離された状態で出力クロック/電源プレーンのノイズまたはジッターの量が著しく良好になる場合は、デザインの何か別のものが問題を引き起こしているということになります。次の点を確認してみてください。
  • デザインの同時スイッチ出力 (SSO) の値をチェックし、推奨事項に反していないか確認します。
  • MMCM/PLL をデバイス スイッチングが多発している場所から別の場所に移動させます。
  • デザインの大部分が同じクロック エッジでクロック供給されている場合、電流引き込みが一瞬に発生するため電源またはグランド プレーンに急変が見られる可能性があります。デザインで電流をもっと均等に配分するため、デザインの一部を位相シフト クロックに移動させてみてください。
  • 電源供給のノイズを軽減するためボード レベルの電源デカップリングを改善します。

これらのソリューションを使用してもこの問題を解決できない場合は、次のサイトからウェブケースを開いてください。

http://japan.xilinx.com/support/clearexpress/websupport.htm

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
46719 7 シリーズ FPGA デザイン アシスタント - トラブルシューティング N/A N/A
AR# 46720
日付 01/25/2013
ステータス アクティブ
種類 一般
デバイス