UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

このページをブックマークに追加

AR# 46723

Zynq-7000 AP SoC - ボード デザインの PS DDR DQ ピンはスワップ可能か

説明

メモリ コントローラーの DQ ピンはスワップ可能ですか。固定されていますか。

ソリューション

UG933 には、次の情報が含まれています。

"Byte and bit swapping is allowed to facilitate PCB routing, except for LPDDR2, which specifically forbids swapping. When swapping bits, keep all bits within the same byte group." (日本語訳 : スワップが禁止されている LPDDR2 を除き、PCB 配線を容易にするためバイトおよびビット スワップが許可されています。ビット スワップを行う場合、すべてのビットを同じバ イト グループ内に保ちます。)

これは、同じバイト内の Zynq と SDRAM の間でピン番号をスワップしたり、バイト グループ全体を交換できるということです。 

これらのピンは Zynq 上で固定されているので、Zynq または Vivado 内でこれらをスラップすることはできません。

ボード上で異なる番号のピンを一緒に物理的に配線する必要があります。

たとえば、DDR3 ピン DQ[2] と DQ[7] が交換されていると配線が簡単になるような場合にこれを実行できます。 

これは許容されるので、Zynq からのピン DQ[2] をメモリの DQ[7] に配線し、メモリの DQ[7] を Zynq のピン DQ[2] に配線することが可能です。 

データは Zynq PHY インターフェイスから送信されたのと同じ方法で戻されるので、Zynq とメモリの間で物理的にスワップされたデータ ラインにより、データに最終的な影響はありません。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
53051 Zynq-7000 AP SoC - PS DDR コントローラー N/A N/A
AR# 46723
日付 10/24/2014
ステータス アクティブ
種類 一般
デバイス
  • Zynq-7000