UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
  1. ザイリンクス - アダプティブ、インテリジェント
  2. サポート
  3. AR# 46738: ザイリンクス Spartan-6 FPGA デザイン アシスタント - デバイスでのロジック制御の設定

AR# 46738

ザイリンクス Spartan-6 FPGA デザイン アシスタント - デバイスでのロジック制御の設定

説明

このアンサーでは、デザインのパフォーマンスの向上に役立つフリップフロップおよびロジック制御の使用について説明します。

注記 : このアンサーは、Spartan-6 FPGA ソリューション センター (ザイリンクス アンサー 44744) の一部です。Spartan-6 FPGA ソリューション センターには、Spartan-6 デバイスに関連するすべての質問への回答が含まれています。Spartan-6 FPGA を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、この Spartan-6 FPGA ソリューション センターから情報を入手してください。

ソリューション

Spartan-6 FPGA デバイスには、セット/リセット制御、クロック イネーブルなどのロジック制御ファンクションと使用することができるプリミティブが多くあります。これらのタイプのロジック制御は自動推論するか、または手動でインスタンシエートすることができます。

クロック イネーブル

デザインにあるクロックに対しては、クロック リソースを無駄に使用せず、タイミング特性を改善し、電力消費を抑えるために、クロック イネーブルを常に使用してください。クロック ツリー全体でクロックをイネーブルにする必要がある場合は、BUFG にあるクロック イネーブルを使用することができます。レジスタのみをイネーブルにする必要がある場合は、レジスタにある個々のクロック イネーブルを使用します。

セット/リセット

デザインでセットまたはリセット ファンクションを使用する場合は、常に同期のセットまたはリセットを使用します。非同期リセットを使用すると、合成ツールで最適化が簡単に実行できなくなるため、パフォーマンスが悪化する可能性があります。異なるプリミティブで使用されている制御ポートの場合も、非同期操作は合成での最適化を制限するため、同期制御を使用する必要があります。

『HDL Coding Practices to Accelerate Design Performance White Paper』 (WP231) ではデザインのパフォーマンスを最適にするためのコード例が記載されていますので、参照してください。
http://japan.xilinx.com/support/documentation/white_papers/wp231.pdf

また、Spartan-6 のユーザー ガイドではプリミティブおよびブロック (ブロック RAM、CLB、DCM、PLL、バッファーなど) が説明されています。 Spartan-6 FPGA デバイスの動作をよりよく理解するため、こちらも参照してください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
44744 Spartan-6 FPGA ソリューション センター N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
46745 Spartan-6 FPGA デザイン アシスタント - Spartan-6 FPGA でのコンフィギャブル ロジックのデザイン N/A N/A
AR# 46738
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
  • Spartan-6 LX
  • Spartan-6 LXT

このウェブサイトを使用することで、cookie の使用を承諾したことになります。   詳細

このページをブックマークに追加