2. サポート
  3. AR# 46745: Spartan-6 FPGA デザイン アシスタント - Spartan-6 FPGA でのコンフィギャブル ロジックのデザイン

AR# 46745

Spartan-6 FPGA デザイン アシスタント - Spartan-6 FPGA でのコンフィギャブル ロジックのデザイン

説明

このアンサーでは、FPGA デバイスのコンフィギュレーションおよびセットアップに関する情報を提供しています。

注記 : このアンサーは、Spartan-6 FPGA ソリューション センター (ザイリンクス アンサー 44744) の一部です。Spartan-6 FPGA ソリューション センターには、Spartan-6 デバイスに関連するすべての質問への回答が含まれています。Spartan-6 FPGA を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、この Spartan-6 FPGA ソリューション センターから情報を入手してください。

ソリューション

Spartan-6 FPGA デザインのコードを記述する場合は、言語テンプレートにあるコード ガイドラインに従い、また『HDL Coding Practices to Accelerate Design Performance White Paper』 (WP231) にある推奨事項に従ってください。
http://japan.xilinx.com/support/documentation/white_papers/wp231.pdfhttp://japan.xilinx.com/support/documentation/white_papers/wp231.pdf
FPGA デバイスがソフトウェア ツールで最適に使用されるようにするには、このホワイト ペーパーにある推奨事項に従ってください。
また、パフォーマンスを最適化しデザインで使用されるロジックの使用率を低減するには、次のアンサーも参照してください。

(ザイリンクス アンサー 46752) - デバイスでの分散メモリの使用
(ザイリンクス アンサー 46738) - デバイスでのロジック制御の設定
(ザイリンクス アンサー 46765) - リソース使用率を抑えるための SRL の使用方法
(ザイリンクス アンサー 46766) - サードパーティ合成ツールの最適化機能の使用

また、7 シリーズ FPGA のプリミティブおよびブロックの詳細は、『Spartan-6 FPGA コンフィギャブル ロジック ブロック ユーザー ガイド』 (UG384) を参照してください。
http://japan.xilinx.com/support/documentation/user_guides/ug384.pdf

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
44744 Spartan-6 FPGA ソリューション センター N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
46766 Spartan-6 FPGA デザイン アシスタント - サードパーティ合成ツールの最適化機能の使用 N/A N/A
46765 Spartan-6 FPGA デザイン アシスタント - リソース使用率を抑えるための SRL の使用方法 N/A N/A
46752 Spartan-6 FPGA デザイン アシスタント - デバイスでの分散メモリの使用 N/A N/A
46739 Spartan-6 FPGA デザイン アシスタント - Spartan-6 FPGA のデザイン N/A N/A
46738 ザイリンクス Spartan-6 FPGA デザイン アシスタント - デバイスでのロジック制御の設定 N/A N/A
AR# 46745
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス