AR# 46748

Spartan-6 FPGA デザイン アシスタント - HDL コードでのブロック RAM および FIFO プリミティブの自動推論方法

説明

このアンサーでは、HDL コードでのブロック RAM および FIFO プリミティブの自動推論方法について説明します。

注記 : このアンサーは、Spartan-6 FPGA ソリューション センター (ザイリンクス アンサー 44744) の一部です。Spartan-6 FPGA ソリューション センターには、Spartan-6 デバイスに関連するすべての質問への回答が含まれています。Spartan-6 FPGA を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、この Spartan-6 FPGA ソリューション センターから情報を入手してください。

ソリューション

ブロック RAM および FIFO は HDL コードで正しくインプリメントされていれば自動推論することができます。デザイン内でブロック RAM または FIFO を自動推論する方法は、『XST ユーザー ガイド』 (UG627) を参照してください。
http://japan.xilinx.com/support/documentation/sw_manuals/xilinx12_2/xst.pdf

特に、「RAM/ROM のHDL コーディング手法」のセクションでは、ブロック RAM を使用してビルドした RAM および ROM の自動推論方法について説明しています。

さらに『デザイン パフォーマンス向上のための HDL コーディング法』 (WP231) では、ブロック RAM のパフォーマンスを最適化するために使用できるコーディング手法について追加情報を提供しています。「ブロック RAM のパフォーマンスを最大化」のセクションを参照してください。
http://japan.xilinx.com/support/documentation/white_papers/j_wp231.pdf

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
44744 Spartan-6 FPGA ソリューション センター N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
46740 Spartan-6 FPGA デザイン アシスタント - Spartan-6 FPGA でのブロック RAM のデザイン N/A N/A
AR# 46748
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス