AR# 46750

Spartan-6 FPGA デザインアシスタント - クロックバッファの使用

説明

Spartan-6 デバイスファミリで使用可能なクロックバッファーにはさまざまな種類があり、アプリケーションのクロック配分用に選択することができます。このアンサーでは、 Spartan-6 デバイスファミリで使用可能なクロックバッファーの各タイプについての資料が紹介されています。

注記 : このアンサーは、Spartan-6 FPGA ソリューションセンター (ザイリンクスアンサー 44744) の一部です。Spartan-6 FPGA ソリューションセンターには、Spartan-6 デバイスに関連するすべての質問への回答が含まれています。Spartan-6 FPGA を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、この Spartan-6 FPGA ソリューションセンターから情報を入手してください。

ソリューション

Spartan-6 には、1) グローバルクロックネットワーク用のクロックバッファー、2) 高速 I/O クロックネットワーク用のクロックバッファーの 2 種類があります。

グローバルクロックネットワーク用のバッファーは次のとおりです。

BUFG
BUFGCE
BUFGMUX
BUFH

BUFG/BUFGCE/BUFGMUX
BUFG/BUFGCTRL/BUFGMUX は、デバイス全体にあるロジックに分配する必要のあるグローバルクロック用に使用されます。BUFG バッファーには、グローバルクロックピン (GCLK ピン)、クロック管理タイル (DCM または PLL)、ローカル配線 (ほとんどのケースで推奨されていません) を介してアクセスできます。BUFG バッファーの使用方法は、『Spartan-6 Clocking Resources Users Guide』 (UG382) グローバルクロッキングリソースに関するセクションを参照してください。
http://japan.xilinx.com/support/documentation/user_guides/ug382.pdf

BUFH
水平クロックバッファー (BUFH) は 1 つの領域にある水平グローバルクロックツリースパインを駆動するものです。BUFH は、HCLK 行の半分にある 1 つのクロック信号を駆動します。BUFH は、インターコネクトロジック、SelectIO ロジック、SDP48A1 タイル、またはブロック RAM にクロック供給するために使用されます。BUFH は、FPGA インターコネクトロジックを使用してアクセスするか、同じ HCLK 行の DCM、PLL、または GTP DUAL タイルからの任意のクロック出力を使用して直接アクセスすることができます。BUFH バッファーの使用方法については、『Spartan-6 Clocking Resources Users Guide』 (UG382) のグローバルクロッキングリソースに関するセクションを参照してください。
http://japan.xilinx.com/support/documentation/user_guides/ug382.pdf

高速 I/O クロックネットワーク用のバッファーは次のとおりです。

BUFIO2
BUFPLL
BUFPLL_MCB

BUFIO2
ユーザーの設定方法によりますが、BUFIO2 バッファーには複数の機能があります。DCM または PLL と共に使用する場合は、専用入力配線およびデスキューパスの一部になります。また、BUFIO2 は、IOSERDES にクロック供給するための高速 I/O クロックの専用バッファーにもなります。この場合、分周クロックおよび SERDES ストローブを提供する機能があります。BUFIO2 は、これが配置されているハーフバンクにある I/O のみを駆動することができるので、使用の際はその配置に注意してください。このバッファーの使用方法の詳細は、『Spartan-6 Clocking Resources Users Guide』 (UG382) のクロックバッファーに関するセクションを参照してください。
http://japan.xilinx.com/support/documentation/user_guides/ug382.pdf

BUFPLL

BUFPLL は、SDR モードの ISERDES および OSERDES のクロックおよびストローブを生成するための高速 I/O 配線用です。BUFPLL は PLL によって直接駆動する必要があり、SDR モードでのみ使用可能です。また、BUFPLL が配置されているバンクにある任意の I/O に接続できます。また、BUFPLL は、分周された GCLK が基準クロックとして提供されている場合 IOCLK に SERDESSTROBE をアラインし、有効動作であることを示すため LOCK 出力を提供します。このバッファーの使用方法については、『Spartan-6 Clocking Resources Users Guide』 (UG382) のクロックバッファーに関するセクションを参照してください。
http://japan.xilinx.com/support/documentation/user_guides/ug382.pdf

BUFPLL_MCB

BUFPLL_MCB は統合されたメモリコントローラーブロック (MCB) の専用リソースで、Memory Interface Generator (MIG) ツールでのみ使用することができます。あるバンクで BUFPLL_MCB を 1 ツインプリメントすると、実際にはハードウェアではそのバンクの BUFPLL が 2 つ使用されます。このため、BUFPLL_MCB と BUFPLL は同じバンクでは使用できません。このバッファーの使用方法については、『Spartan-6 Clocking Resources Users Guide』 (UG382) のクロックバッファーに関するセクションを参照してください。
http://japan.xilinx.com/support/documentation/user_guides/ug382.pdf

このアンサーレコードはお役に立ちましたか?

アンサーレコードリファレンス

マスターアンサーレコード

Answer Number	アンサータイトル	問題の発生したバージョン	修正バージョン
44744	Spartan-6 FPGA ソリューションセンター	N/A	N/A

AR# 46750
日付	01/31/2013
ステータス	アクティブ
種類	一般
デバイス	Spartan-6 LX Spartan-6 LXT Spartan-6Q

AR# 46750

Spartan-6 FPGA デザイン アシスタント - クロック バッファの使用

説明

ソリューション

アンサー レコード リファレンス

マスター アンサー レコード

関連アンサー レコード

Spartan-6 FPGA デザインアシスタント - クロックバッファの使用

アンサーレコードリファレンス

マスターアンサーレコード

関連アンサーレコード