UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 46758

13.4 EDK - SDK で FPGA をコンフィギュレーションする場合、JTAGCLK ではなく CCLK を使用できるか

説明

SDK では JTAGCLK ではなく、CCLK を使用して FPGA をコンフィギュレーションできますか。

ソリューション

できます。このオプションは、XPS の bitgen オプション ([Project] タブ) または etc/bitgen.ut ファイルで設定できます。SDK は JTAG クロック (JTAGCLK) または別のクロック (通常はフラッシュに接続された CCLK) のいずれかを使用して FPGA をコンフィギュレーション可能です。
AR# 46758
作成日 11/13/2012
最終更新日 11/14/2012
ステータス アクティブ
タイプ 一般
ツール
  • EDK - 13.4