UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 46871

Zynq-7000 - Zynq-7000 デバイスで使用すべき IBIS モデル

説明

Zynq-7000 デバイスにはどの IBIS モデルを使用すべきですか。

ソリューション

ザイリンクス ウェブサイトの次のページで [デバイス モデル] をクリックし、[IBIS モデル] の下の [Zynq-7000 SoC] をクリックすると、Zynq-7000 IBIS モデルをダウンロードできます。
 
https://japan.xilinx.com/support/download.html

DDRC シミュレーションでは、次の IBIS モデルを使用する必要があります。

注記: ラベルが Vivado/PlanAhead から出力されたものと異なる可能性もありますが、名前が異なるだけで基本となるモデルは同じです。

アドレス/コマンド信号

  • DDR_A
  • DDR_CKE
  • DDR_BA
  • DDR_ODT
  • DDR_WE_B
  • DDR_CAS_B
  • DDR_RAS_B
  • DDR_CS_B
  • DDR_DRST_B


DDR3:

       SSTL15_S_PSDDR (1.5V) / SSTL135_S_PSDDR (1.35V)

DDR2:

      SSTL18_I_S_PSDDR

LPDDR2:

      HSUL_12_DCI40_S_PSDDR

(注記: この入力モデルは 40Ω の DCI 基準を前提としている)

注記: LVCMOS IOSTANDARD はソフト MIG コントローラーで使用されるため、DDR_DRST_B 信号では使用されません。

データおよびクロック信号

  • DDR_DQ
  • DDR_DM
  • DDR_DQS_P
  • DDR_DQS_N
  • DDR_CK_P
  • DDR_CK_N

DDR3:

      入力: SSTL15_T_DCI_F_PSDDR_IN40_I (1.5V)/SSTL135_T_DCI_F_PSDDR_IN40_I (1.35V)

(注記: この入力モデルは 40Ω の DCI 基準を前提としている)
 
     出力: SSTL15_T_DCI_F_PSDDR_O (1.5V)/SSTL135_DCI_F_PSDDR_O (1.35V)

DDR2:

      入力SSTL18_II_DCI_F_PSDDR_IN50_I 

(注記: この入力モデルは 50Ω の DCI 基準を前提としている)

      出力: SSTL18_II_DCI_F_PSDDR_O

LPDDR2: 

      HSUL_12_DCI40_F_PSDDR

(注記: この入力モデルは 40Ω の DCI 基準を前提としている)

MIO を含むその他の PS I/O は、各 MIO ピンの MIO_PIN_xx レジスタのビット フィールド設定 (IO_Type および Speed (Slow または Fast エッジ)) に応じて、HR (High Range) ベースの I/O モデルのいずれかを使用する必要があります。

  •       HSTL_I_18_F_PSMIO    
  •       HSTL_I_18_S_PSMIO    
  •       LVCMOS18_F_8_PSMIO           
  •       LVCMOS18_S_8_PSMIO  
  •       LVCMOS25_F_8_PSMIO
  •       LVCMOS25_S_8_PSMIO
  •       LVCMOS33_F_8_PSMIO
  •       LVCMOS33_S_8_PSMIO
  •       LVTTL_F_8_PSMIO
  •       LVTTL_S_8_PSMIO

IBIS モデルおよびパッケージ ファイルの使用法の詳細は、(Xilinx Answer 21632) を参照してください。

Vivado 2014.3 以降では、Zynq 用のデザイン特定の IBIS モデルを生成するのに write_ibis コマンドを使用できます。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
52540 Zynq-7000 SoC - Frequently Asked Questions N/A N/A
53051 Zynq-7000 SoC - PS DDR コントローラー N/A N/A
AR# 46871
日付 06/13/2018
ステータス アクティブ
種類 一般
デバイス
  • Zynq-7000
ツール
  • EDK - 13.4
  • EDK - 14.1
  • EDK - 14.2
  • More
  • Vivado Design Suite - 2013.1
  • EDK - 14.5
  • EDK - 14.6
  • Less
このページをブックマークに追加