UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 46871

Zynq-7000 - Zynq-7000 デバイスで使用すべき IBIS モデル

説明

Zynq-7000 デバイスにはどの IBIS モデルを使用すべきですか。

ソリューション

ザイリンクス ウェブサイトで [ダウンロード] → [デバイス モデル] をクリックし、[IBIS モデル] の下の [Zynq-7000 AP SoC] をクリックすると、Zynq-7000 IBIS モデルをダウンロードできます。

http://japan.xilinx.com/support/download/index.htm

DDRC シミュレーションには次の IBIS モデルを使用する必要があります。

注記 : ラベルが Vivado/PlanAhead から出力されたものと異なる可能性もありますが、名前が異なるだけで基本となるモデルは同じです。

アドレス/コマンド信号

  • DDR_A
  • DDR_CKE
  • DDR_BA
  • DDR_ODT
  • DDR_WE_B
  • DDR_CAS_B
  • DDR_RAS_B
  • DDR_CS_B
  • DDR_DRST_B


DDR3 :

       SSTL15_S_PSDDR (1.5V) / SSTL135_S_PSDDR (1.35V)

DDR2 :


      SSTL18_I_S_PSDDR

LPDDR2 :

      HSUL_12_DCI40_S_PSDDR

(注記 : この入力モデルでは、40Ω の DCI 参照抵抗が使用されると想定されます。)

注記 : ソフト MIG コントローラーで LVCMOS IOSTANDARD が使用されるため、DDR_DRST_B 信号では使用されません。

データおよびクロック信号

  • DDR_DQ
  • DDR_DM
  • DDR_DQS_P
  • DDR_DQS_N
  • DDR_CK_P
  • DDR_CK_N

DDR3 :

      SSTL15_T_DCI_F_PSDDR_IN40_I (1.5V) / SSTL135_T_DCI_F_PSDDR_IN40_I (1.35V) (入力)

(注記 : この入力モデルでは、40Ω の DCI 参照抵抗が使用されると想定されます。)
 
     SSTL15_T_DCI_F_PSDDR_O (出力)

DDR2 :

      SSTL18_II_DCI_F_PSDDR_IN50_I (入力)

(注記 : この入力モデルでは、40Ω の DCI 参照抵抗が使用されると想定されます。)

      SSTL18_II_DCI_F_PSDDR_O (出力)

LPDDR2 : 

      HSUL_12_DCI40_F_PSDDR

(注記 : この入力モデルでは、40Ω の DCI 参照抵抗が使用されると想定されます。)

MIO などのその他の PS I/O には、各 MIO ピンの MIO_PIN_xx レジスタのビット フィールド設定 (IO_Type および Speed (低速または高速エッジ レート)) に従って HR (High Range) ベースの I/O モデルを使用してください。

      HSTL_I_18_F_PSMIO    
      HSTL_I_18_S_PSMIO    
      LVCMOS18_F_8_PSMIO           
      LVCMOS18_S_8_PSMIO  
      LVCMOS25_F_8_PSMIO
      LVCMOS25_S_8_PSMIO
      LVCMOS33_F_8_PSMIO
      LVCMOS33_S_8_PSMIO
      LVTTL_F_8_PSMIO
      LVTTL_S_8_PSMIO

IBIS モデルおよびパッケージ ファイルの使用方法の詳細は、(ザイリンクス アンサー 21632) を参照してください。

Vivado 2014.3 から、Zynq 用のデザイン特定の IBIS モデルを生成するのに write_ibis コマンドが使用できるようになります。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
52540 Zynq-7000 AP SoC - よく寄せられる質問 (FAQ) N/A N/A
53051 Zynq-7000 AP SoC - PS DDR コントローラー N/A N/A
AR# 46871
作成日 05/08/2012
最終更新日 10/14/2014
ステータス アクティブ
タイプ 一般
デバイス
  • Zynq-7000
ツール
  • EDK - 13.4
  • EDK - 14.1
  • EDK - 14.2
  • More
  • Vivado Design Suite - 2013.1
  • EDK - 14.5
  • EDK - 14.6
  • Less