UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 4697

F1.4, XVHDL:VHDL でのパワー モードの出力信号への割り当て

説明

キーワード:XVHDL, Metamor, attribute, pwr_mode, low, std, CPLD, 属性

重要度 :標準

概要:
XVHDL (Metamor) の PWR_MODE を使って、VHDL で CPLD デザインに対してパワーモードを割り当てると、VHDL ファイルに以下のエラー メッセージが表示されます。

WARNING:basnu:159 - Attribute "PWR_MODE" on "we_n" is on the wrong type of object.Please see the "Attributes, Constraints, and Carry Logic" section of the Libraries Guide for more information on this attribute.

ソリューション

中間ノード/信号を作成し、PWR_MODE 属性を作成したノード/信号に配置します。

VHDL の例:

library METAMOR;
use METAMOR.attributes.all;

entity power is

port ( DISPA :out STD_LOGIC_VECTOR (6 downto 0);
DISPB :out STD_LOGIC_VECTOR (6 downto 0)
) ;
end power;

architecture fib_arch of fib is

signal mydispa, mydispb :std_logic_vector (6 downto 0);
ATTRIBUTE PWR_MODE:STRING;

ATTRIBUTE CRITICAL OF mydispa:SIGNAL IS TRUE;
ATTRIBUTE PWR_MODE OF mydispa:SIGNAL IS "LOW";

ATTRIBUTE CRITICAL OF mydispb:SIGNAL IS TRUE;
ATTRIBUTE PWR_MODE OF mydispb:SIGNAL IS "STD";
.
.
.

DISPA <= mydispa;
DISPB <= mydispb;

end power_arch ;
AR# 4697
作成日 09/25/1998
最終更新日 01/02/2000
ステータス アーカイブ
タイプ 一般