UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47021

Gateway In/Out ブロックのエンディアンネス

説明

System Generator の Gateway In/Out ブロックのエンディアンネスを教えてください。


たとえば、32 ビット幅の Gateway Out を使用する場合、生成されるコードは standard_logic_vector(31 downto 0) です。 

どちらのビットが実際のデータの最上位ビットですか。

ソリューション

エンディアンネスとビット インデックスの違いを理解しておくことが重要です。

エンディアンネスは、特定のワードのバイト順を示します。

データのエンディアンネスは適切なコンテキスト外では任意なものなので、通常はデータ (厳密な意味ではワード) のエンディアンネスを知る必要はありません。

それに対し、どのビット インデックスが実際のデータの MSB に対応し、HDL が System Generator にどのように対応するかを知ることは有益です。

 

System Generator では、standard_logic_vector(MSB downto LSB) でコードが生成されます。

上記の例の場合、最上位ビットはビット 31 です。

AR# 47021
日付 02/18/2015
ステータス アクティブ
種類 一般
ツール
  • System Generator for DSP - 10.1
  • System Generator for DSP - 10.1 sp1
  • System Generator for DSP - 10.1 sp2
  • More
  • System Generator for DSP - 10.1 sp3
  • System Generator for DSP - 11.1
  • System Generator for DSP - 11.2
  • System Generator for DSP - 11.3
  • System Generator for DSP - 11.4
  • System Generator for DSP - 12.1
  • System Generator for DSP - 12.2
  • System Generator for DSP - 12.3
  • System Generator for DSP - 12.4
  • System Generator for DSP - 13
  • System Generator for DSP - 13.1
  • System Generator for DSP - 13.2
  • System Generator for DSP - 13.3
  • System Generator for DSP - 13.4
  • Less
このページをブックマークに追加